asic-to-fpga 文章進(jìn)入asic-to-fpga技術(shù)社區(qū)

如何用C語言描述AES256加密算法最高效？

高級(jí)加密標(biāo)準(zhǔn) (AES) 已經(jīng)成為很多應(yīng)用（諸如嵌入式系統(tǒng)中的應(yīng)用等）中日漸流行的密碼規(guī)范。
關(guān)鍵字： ASIC AES FPGA 嵌入式

基于FPGA的通用網(wǎng)絡(luò)數(shù)據(jù)采集控制器方案

開發(fā)一款通用性強(qiáng)的網(wǎng)絡(luò)數(shù)據(jù)采集控制器，適合PC（windows與Unix、Linux系統(tǒng)）與片上系統(tǒng)之間的通信（片上運(yùn)行軟核或硬核嵌入式系統(tǒng)），提取的資源是本地控制器參數(shù)（如PID參數(shù)、射頻信號(hào)幅度相位信息和誤差因子等）。
關(guān)鍵字： MicroBlaze 采集控制器 FPGA

經(jīng)典款嵌入式智能小車的設(shè)計(jì)技巧，提供硬件選型

傳統(tǒng)智能小車，特別是嵌入式系統(tǒng)，一般都是基于單片機(jī)或者ARM的嵌入式系統(tǒng)，基本上都由軟件系統(tǒng)和硬件系統(tǒng)組成的，硬件系統(tǒng)方面，跟傳統(tǒng)的搭建硬件環(huán)境一樣，只能做相對(duì)裁剪和功能拓展，但是，本項(xiàng)目的課題是通過xilinx的FPGA開發(fā)板搭建嵌入式的硬件環(huán)境，從最小系統(tǒng)到IP核的添加，都是根據(jù)需要進(jìn)行拓展的，實(shí)現(xiàn)一對(duì)一的拓展，不浪費(fèi)資源，而且基于F
關(guān)鍵字：智能小車 Spartan-6 FPGA 電源穩(wěn)壓芯片全橋驅(qū)動(dòng)

嵌入式安全保密模塊的設(shè)計(jì)及在軟件版權(quán)保護(hù)中的應(yīng)用

本項(xiàng)目設(shè)計(jì)方案是基于FPGA的嵌入式安全保密模塊ESMF (Embedded Security Module based on FPGA)，并通過高密計(jì)算返回安全認(rèn)證碼，通過安全認(rèn)證碼與密匙校驗(yàn)，為用戶解決高密數(shù)據(jù)存儲(chǔ)、身份認(rèn)證等很多安全問題，這將為軟件版權(quán)的保護(hù)提供有效的途徑。
關(guān)鍵字：嵌入式安全保密模塊軟件版權(quán)保護(hù) FPGA ESMF

MEMS麥克風(fēng)技術(shù)滿足音量市場(chǎng)的性能要求

隨著智能設(shè)備的迅猛發(fā)展，市場(chǎng)需要更高性能的麥克風(fēng)，而MEMS可以在緊湊的尺寸內(nèi)麥克風(fēng)提供高性能和保真度及可靠性，適用于便攜式設(shè)備。本文介紹了MEMS麥克風(fēng)的結(jié)構(gòu)和工作模式，并介紹了相關(guān)的MEMS麥克風(fēng)套件。
關(guān)鍵字： MEMS 麥克風(fēng) ASIC 201706

自變模無線電能傳輸全數(shù)字鎖相環(huán)

針對(duì)無線電能傳輸頻率跟蹤設(shè)計(jì)中傳統(tǒng)鎖相環(huán)電路設(shè)計(jì)復(fù)雜、跟蹤速度慢、鎖相頻帶窄和無超前滯后環(huán)節(jié)，單獨(dú)模塊設(shè)計(jì)修改繁瑣等問題,對(duì)自變模全數(shù)字鎖相環(huán)進(jìn)行改進(jìn), 與傳統(tǒng)的全數(shù)字鎖相環(huán)相比，該鎖相環(huán)采用可變模分頻器，使得中心頻率可變，鎖相范圍增大;通過前饋回路進(jìn)行鑒頻調(diào)頻，提高了鎖相速度;同時(shí)，其環(huán)路濾波器采用比例積分結(jié)構(gòu)，使得鎖相輸出無靜差且比例積分參數(shù)依據(jù)相位差自動(dòng)進(jìn)行調(diào)節(jié);通過參數(shù)設(shè)置可調(diào)節(jié)輸出信號(hào)的相位。應(yīng)用modelsim進(jìn)行仿真，并進(jìn)行實(shí)物驗(yàn)證證實(shí)了該設(shè)計(jì)具有寬范圍的鎖相能力及快速精確的頻率跟蹤性能。
關(guān)鍵字：全數(shù)字鎖相環(huán) 比例積分控制 FPGA 無線電能傳輸 201706

基于FPGA助力高端存儲(chǔ)器接口設(shè)計(jì)

　　高性能系統(tǒng)設(shè)計(jì)師在滿足關(guān)鍵時(shí)序余量的同時(shí)要力爭(zhēng)獲得更高性能，而存儲(chǔ)器接口設(shè)計(jì)則是一項(xiàng)艱巨挑戰(zhàn)。雙倍數(shù)據(jù)速率SDRAM和4倍數(shù)據(jù)速率SDRAM都采用源同步接口來把數(shù)據(jù)和時(shí)鐘(或選通脈沖)由發(fā)射器傳送到接收器。接收器接口內(nèi)部利用時(shí)鐘來鎖存數(shù)據(jù)，此舉可消除接口控制問題(例如在存儲(chǔ)器和FPGA間的信號(hào)傳遞時(shí)間)，但也為設(shè)計(jì)師帶來了必須解決的新挑戰(zhàn)?！　￡P(guān)鍵問題之一就是如何滿足各種讀取數(shù)據(jù)捕捉需求以實(shí)現(xiàn)高速接口。隨著數(shù)據(jù)有效窗越來越小，該問題也益發(fā)重要;同時(shí)，更具挑戰(zhàn)性的問題是，如何讓接收到的時(shí)鐘與數(shù)據(jù)中心對(duì)準(zhǔn)
關(guān)鍵字： FPGA 存儲(chǔ)器

FPGA在數(shù)字式心率計(jì)中的電路組成及工作原理

　　心率計(jì)是常用的醫(yī)學(xué)檢查設(shè)備，實(shí)時(shí)準(zhǔn)確的心率測(cè)量在病人監(jiān)控、臨床治療及體育競(jìng)賽等方面都有著廣泛的應(yīng)用。心率測(cè)量包括瞬時(shí)心率測(cè)量和平均心率測(cè)量。瞬時(shí)心率不僅能夠反映心率的快慢。同時(shí)能反映心率是否勻齊;平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個(gè)參數(shù)在測(cè)量時(shí)都是必要的。　　測(cè)量心率有模擬和數(shù)字兩種方法。模擬方法是在給定的時(shí)間間隔內(nèi)計(jì)算R波(或脈搏波)的脈沖個(gè)數(shù)，然后將脈沖計(jì)數(shù)乘以一個(gè)適當(dāng)?shù)某?shù)測(cè)量心率的。這種方法的缺點(diǎn)是測(cè)量誤差較大、元件參數(shù)調(diào)試?yán)щy、可靠性差。數(shù)字方法是先測(cè)量相鄰R波之間的時(shí)間，再
關(guān)鍵字： FPGA 分頻

ASIC設(shè)計(jì)中不可忽視的幾大問題

　　ASIC的復(fù)雜性不斷提高，同時(shí)工藝在不斷地改進(jìn)，如何在較短的時(shí)間內(nèi)開發(fā)一個(gè)穩(wěn)定的可重用的ASIC芯片的設(shè)計(jì)，并且一次性流片成功，這需要一個(gè)成熟的ASIC的設(shè)計(jì)方法和開發(fā)流程?！　”疚慕Y(jié)合NCverilog，DesignCompile，Astro等ASIC設(shè)計(jì)所用到的EDA軟件，從工藝獨(dú)立性、系統(tǒng)的穩(wěn)定性、復(fù)雜性的角度對(duì)比各種ASIC的設(shè)計(jì)方法，介紹了在編碼設(shè)計(jì)、綜合設(shè)計(jì)、靜態(tài)時(shí)序分析和時(shí)序仿真等階段經(jīng)常忽視的問題以及避免的辦法，從而使得整個(gè)設(shè)計(jì)具有可控性?！　?nbsp; 　
關(guān)鍵字： ASIC

關(guān)于FPGA原理圖設(shè)計(jì)之我見

　　FPGA(Field-Programmable Gate Array)，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA的開發(fā)相對(duì)于傳統(tǒng)PC、單片機(jī)的開發(fā)有很大不同。FPGA以并行運(yùn)算為主，以硬件描述語言來實(shí)現(xiàn);相比于PC或單片機(jī)(無論是馮諾依曼結(jié)構(gòu)還是哈佛結(jié)構(gòu))的順序操作有很大區(qū)別，也造成了FPGA開發(fā)入
關(guān)鍵字： FPGA 原理圖

基于單片機(jī)和FPGA的簡(jiǎn)易數(shù)字存儲(chǔ)示波器設(shè)計(jì)

　　與傳統(tǒng)模擬示波器相比.數(shù)字存儲(chǔ)示波器不僅具有可存儲(chǔ)波形、體積小、功耗低，使用方便等優(yōu)點(diǎn)，而且還具有強(qiáng)大的信號(hào)實(shí)時(shí)處理分析功能。在電子測(cè)量領(lǐng)域，數(shù)字存儲(chǔ)示波器正在逐漸取代模擬示波器。但目前我國(guó)使用高性能數(shù)字存儲(chǔ)示波器主要依靠國(guó)外產(chǎn)品，而且價(jià)格昂貴。因此研究數(shù)字存儲(chǔ)示波器具有重要價(jià)值。借于此，提出了一種簡(jiǎn)易數(shù)字存儲(chǔ)示波器的設(shè)計(jì)方案，經(jīng)測(cè)試，性能優(yōu)良。　　2 數(shù)字存儲(chǔ)示波器基本工作原理　　數(shù)字存儲(chǔ)示波器與模擬示波器不同在于信號(hào)進(jìn)入示波器后立刻通過高速A/D轉(zhuǎn)換器將模擬信號(hào)前端快速采樣，存儲(chǔ)其數(shù)字化
關(guān)鍵字：單片機(jī) FPGA

【E問E答】FPGA門檻高國(guó)內(nèi)外哪些廠商能玩得轉(zhuǎn)？

　　近幾年，全球半導(dǎo)體行業(yè)的關(guān)鍵詞就是：收購(gòu)、兼并、重組，F(xiàn)PGA領(lǐng)域也發(fā)生了不小的變化。　　三大FPGA(Field-Programmable Gate Array)廠商的收購(gòu)關(guān)閉案：　　Altera(阿爾特拉)：2015年12月，全球第二大FPGA制造商Altera被芯片巨頭英特爾以167億美元完成收購(gòu)，這也是英特爾歷史上最大的一起收購(gòu)。　　Lattice(萊迪思)：2016年4月紫光宣布在公開市場(chǎng)收購(gòu)Lattice 6.07%股權(quán)，致使Lattice的股票股價(jià)大漲18%;2016年11月
關(guān)鍵字： FPGA Xilinx

收購(gòu)狂潮過后的FPGA市場(chǎng)格局

隨著深度學(xué)習(xí)的崛起，F(xiàn)PGA 市場(chǎng)再次風(fēng)起云涌。2015 年掀起了收購(gòu)狂潮，2016 年至今的市場(chǎng)格局有沒有隨之變化?
關(guān)鍵字： FPGA Xilinx

萊迪思半導(dǎo)體推出全新的嵌入式視覺開發(fā)套件，適用于移動(dòng)相關(guān)的邊緣應(yīng)用

　　萊迪思半導(dǎo)體公司，客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應(yīng)商，今日宣布推出全新的嵌入式視覺開發(fā)套件，它是首款專為需要靈活的低成本、低功耗圖像處理架構(gòu)的移動(dòng)相關(guān)系統(tǒng)設(shè)計(jì)優(yōu)化的開發(fā)套件。這款獨(dú)一無二的解決方案是一個(gè)模塊化的平臺(tái)，采用萊迪思FPGA、ASSP以及可編程ASSP (pASSP)器件，能夠?yàn)楣I(yè)、汽車以及消費(fèi)電子市場(chǎng)上各類嵌入式視覺解決方案提供靈活性和低功耗這兩者間的最佳平衡?！　∵@款全新的嵌入式視覺開發(fā)套件充分利用萊迪思智能互連和加速產(chǎn)品系列的優(yōu)勢(shì)，為客戶提供全面集成的解決方案，可用于設(shè)
關(guān)鍵字：萊迪思 FPGA

美高森美發(fā)布Libero SoC v11.8軟件為FPGA設(shè)計(jì)人員提供混合語言仿真和同級(jí)最佳調(diào)試功能

　　致力于在功耗、安全、可靠性和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation)發(fā)布Libero系統(tǒng)級(jí)芯片(SoC)軟件的 v11.8最新版本。這是一款綜合性可編程邏輯器件(FPGA)設(shè)計(jì)工具，具有混合語言仿真等重要性能改進(jìn)，還有同級(jí)最佳調(diào)試功能，以及一個(gè)全新網(wǎng)表視圖。除此以外，美高森美還提供免費(fèi)的 License，讓用戶評(píng)估美高森美基于Flash的FPGA和SoC FPGA器件?！　∶栏呱繪ibero&nbs
關(guān)鍵字：美高森美 FPGA