首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> avant fpga

一種BiSS協(xié)議的編碼器數(shù)據(jù)讀取方法

  • 摘要：針對目前BiSS協(xié)議編碼器數(shù)據(jù)讀取多采用FPGA實現(xiàn)的實際情況，文中介紹一種基于XMC4500微控制器的BiSS協(xié)議編碼器數(shù)據(jù)讀取實現(xiàn)方案。采用該方案，可將使用BiSS協(xié)議編碼器的伺服系統(tǒng)控制電路常用的DSP+FPGA雙控制器架構(gòu)方式簡化為XMC4500單控制器方式，在一定程度上降低了硬件成本和開發(fā)難度。用該方案采集BiSS協(xié)議編碼器數(shù)據(jù)的實物平臺，使用LabVIEW顯示對讀取的數(shù)據(jù)，并與電機自帶增量編碼器值進行對比，同時記錄BiSS協(xié)議編碼器實際數(shù)據(jù)波形圖，結(jié)果表明，該方案具有較高的采樣速率和較好
  • 關(guān)鍵字： 202106  BiSS  XMC4500  DSP  FPGA  LabVIEW  

5G NR小區(qū)搜索算法的研究及FPGA實現(xiàn)

  • 隨著移動通信的高速發(fā)展，5G NR通信已經(jīng)進入我們的日常生活，5G系統(tǒng)對信息傳輸制訂了全新標(biāo)準(zhǔn)，基于5G NR的小區(qū)搜索相對于長期演進（LTE）而言，對同步信號進行了重新定義。文章詳細分析了5G NR系統(tǒng)的主輔同步信號（PSS&SSS），對其新增內(nèi)容進行了研究，提出了適用于5G NR系統(tǒng)的小區(qū)搜索算法，使用MATLAB軟件對該算法的性能進行了仿真分析，最后在FPGA上實現(xiàn)開發(fā)應(yīng)用。
  • 關(guān)鍵字： 5G NR  FPGA  小區(qū)搜索  PSS  SSS  202105  

賽靈思：以更高AI效能功耗比 支持邊緣運算自主

  • 邊緣運算主要包含以下四個部分，低時延、AI算力、低功耗以及安全和保密，這四者是邊緣自主非常重要的組成部分，也是邊緣區(qū)別于工業(yè)和IoT的一個主要特點，也就是用運算資源來支持邊緣的自主，使它能夠獨立于云端。 賽靈思Versal AI Edge系列資深產(chǎn)品線經(jīng)理 Rehan Tahir賽靈思Versal AI Edge系列高級產(chǎn)品線經(jīng)理Rehan Tahir指出，當(dāng)賽靈思在2018年引入Versal ACAP的時候，首先推出的是Versal Core和Prime系列，用于云端和網(wǎng)絡(luò)，然后推出了Vers
  • 關(guān)鍵字： 賽靈思  FPGA  ADAS  

5G毫米波基帶數(shù)據(jù)傳輸?shù)难芯颗c實現(xiàn)

  • 隨著通信技術(shù)的快速發(fā)展，5G已經(jīng)正式商用，5G的6G以下波段對傳輸有很高的要求，在6G以上的毫米波段要求的信號帶寬更大，數(shù)據(jù)傳輸速率更高，高速大帶寬信號要求基帶信號處理的速度將大大增加，對極高速數(shù)據(jù)流的實時處理和解析使測試變得更加困難，本文主要是研究與設(shè)計毫米波基帶數(shù)據(jù)的傳輸與實現(xiàn)：前端DA的研究與設(shè)計、傳輸鏈路的FPGA實現(xiàn)以及毫米波數(shù)據(jù)的DSP接收處理過程，最后把實現(xiàn)流程成功應(yīng)用到5G測試儀表之中，驗證了設(shè)計的正確性。
  • 關(guān)鍵字： 202104  毫米波  FPGA  基帶數(shù)據(jù)  DSP  

基于FPGA的數(shù)字和模擬信號合成的彩色液晶顯示器

  • 本文介紹了一款智能型高速模擬與數(shù)字信號合成的液晶顯示器。該顯示器采用雙FPGA作為主控芯片，利用視頻解碼芯片ADV7180將模擬信號解析為可供液晶屏顯示的RGB信號。
  • 關(guān)鍵字： 202104  FPGA  ADV7180  模擬與數(shù)字信號  

賽靈思CEO：為FPGA提供一個更廣闊的施展舞臺

  • 作為第四任賽靈思的CEO，上任三年多的Victor Peng在交易后首次面對中國的媒體時，除了總結(jié)自己上任三年來的成績之外，更是重點的回應(yīng)了對合并后企業(yè)的愿景
  • 關(guān)鍵字： 賽靈思  FPGA  AMD  

簡述Xilinx FPGA管腳物理約束解析

  • 引言：本文我們簡單介紹下Xilinx?FPGA管腳物理約束，包括位置（管腳）約束和電氣約束。管腳位置約束： set_property PAKAGE_PIN “管腳編號” ［get_ports “端口名稱”］管腳電平約束： set_property?IOSTANDARD “電壓” ［get_ports “端口名稱”］舉例：set_property IOSTANDARD LVCMOS33 ［get_ports sys_clk］set_property IOSTANDARD LVCMOS33
  • 關(guān)鍵字： xilinx  fpga  

基于數(shù)字集成電路的智能監(jiān)控與識別追蹤系統(tǒng)*

  • 本設(shè)計基于FPGA硬件平臺實現(xiàn)了對一個區(qū)域場景的入侵檢測與追蹤識別，對檢測到的運動物體作出人與動物的區(qū)分，能夠通過無線方式發(fā)送警報，且系統(tǒng)檢測具有較高的魯棒性。本系統(tǒng)以FPGA為核心單元，主要由五個模塊構(gòu)成：OV5640攝像頭模塊，DDR3數(shù)據(jù)儲存模塊、圖像數(shù)據(jù)處理模塊、蜂鳥E203 RISC-V SoC片上系統(tǒng)。系統(tǒng)整合與調(diào)試結(jié)果顯示，本設(shè)計在FPGA上采用了合適的算法搭建系統(tǒng)，能對視頻圖像中的運動目標(biāo)進行實時、準(zhǔn)確的識別與追蹤。
  • 關(guān)鍵字： Robei  FPGA  動態(tài)目標(biāo)追蹤  實時圖像處理  背景差分法  202103  

小尺寸高分辨率的微顯示系統(tǒng)設(shè)計及FPGA實現(xiàn)

  • 尺寸與性能是微顯示系統(tǒng)的重要衡量指標(biāo)，為了實現(xiàn)微顯示系統(tǒng)的小尺寸與高性能，通過對視頻圖像數(shù)據(jù)的實時處理計算，實現(xiàn)圖像的動態(tài)子像素融合，在FPGA上實現(xiàn)了電路，配合顯示芯片完成視頻圖像顯示。點屏的對比效果顯示，在節(jié)省了FPGA中74%存儲資源的同時提高了顯示芯片接近四倍的顯示分辨率，等效到顯示系統(tǒng)中能減少80%的芯片面積。這種微顯示系統(tǒng)同時解決了微型化與高分辨率的技術(shù)難關(guān)，非常適合應(yīng)用于微顯示相關(guān)領(lǐng)域。
  • 關(guān)鍵字： 微顯示系統(tǒng)  微顯示芯片  分辨率  子像素融合  FPGA  202103  

CXL、CCIX 和 SmartNIC 下的 PCIe 5 將如何影響解決方案加速

  • 與普通的 NIC 不同，SmartNIC 將會對 PCIe 總線提出更高的要求。CXL 和 CCIX 等第五代 PCIe 和協(xié)議在此背景下應(yīng)運而生。不久之后，我們將能共享一致性存儲器、高速緩存，并建立多主機點對點連接。 正文：過去三十年間，基于服務(wù)器的計算歷經(jīng)多次飛躍式發(fā)展。上世紀(jì) 90 年代，業(yè)界從單插槽獨立服務(wù)器發(fā)展到服務(wù)器集群。緊接著在千禧年，產(chǎn)業(yè)首次看到雙插槽服務(wù)器，再后來，多核處理器也問世了。進入下一個十年，GPU 的用途遠遠超出了處理圖形的范疇，我們見證了基于FPGA的加速器卡的興起
  • 關(guān)鍵字： PCIe 5  FPGA  賽靈思  

英特爾發(fā)布首款用于5G、人工智能、云端與邊緣的結(jié)構(gòu)化ASIC

  • 2020年11月18日，在英特爾FPGA技術(shù)大會上，英特爾發(fā)布了全新可定制解決方案英特爾? eASIC N5X，幫助加速5G、人工智能、云端與邊緣工作負載的應(yīng)用性能。該可定制解決方案搭載了英特爾? FPGA兼容的硬件處理器系統(tǒng)，是首個結(jié)構(gòu)化eASIC產(chǎn)品系列。英特爾? eASIC N5X通過FPGA中的嵌入式硬件處理器幫助客戶將定制邏輯與設(shè)計遷移到結(jié)構(gòu)化ASIC中，帶來了更低的單位成本，更快的性能和更低的功耗等好處。英特爾? eASIC N5X器件作為具有創(chuàng)新性的新產(chǎn)品，與FPGA相比最高可降低50%的核
  • 關(guān)鍵字： eASIC  英特爾  FPGA    

使用高速數(shù)據(jù)轉(zhuǎn)換器快速取得成功的關(guān)鍵

  • 無論是設(shè)計測試和測量設(shè)備還是汽車激光雷達模擬前端（AFE），使用現(xiàn)代高速數(shù)據(jù)轉(zhuǎn)換器的硬件設(shè)計人員都面臨高頻輸入、輸出、時鐘速率和數(shù)字接口的嚴(yán)峻挑戰(zhàn)。問題可能包括與您的現(xiàn)場可編程門陣列（FPGA）相連、確信您的首個設(shè)計通道將起作用或確定在構(gòu)建系統(tǒng)之前如何對系統(tǒng)進行最佳建模。本文中將仔細研究這些挑戰(zhàn)?？焖俚南到y(tǒng)開發(fā)開始新的硬件設(shè)計之前，工程師經(jīng)常會在自己的測試臺上評估最重要的芯片。一旦獲得了運行典型評估板所需的設(shè)備，組件評估通常會在理想情況的電源和信號源下進行。TI大多數(shù)情況下會提供車載電源和時鐘，以便您可使
  • 關(guān)鍵字： RF  AMI  AFE  FPGA  ADC  

獨立FPGA時代是否終結(jié) 賽靈思重演Altera之路?

  • Lisa Su和Victor Peng，兩位硅谷鮮見的華裔而不會說中文的CEO達成了也許是半導(dǎo)體歷史上最特別的一筆交易。賽靈思這家以發(fā)明FPGA而快速成長的企業(yè)，這次也許通過出售自己讓FPGA作為主芯片的時代就此終結(jié)。
  • 關(guān)鍵字： FPGA  賽靈思  AMD  

AMD欲擲重金收購賽靈思？今年半導(dǎo)體并購大手筆不斷

  • 　　如果英偉達、Analog Devices和AMD交易落地，2020年將輕松超過2016年，成為半導(dǎo)體并購最多的第二年?！　?020年下半年，半導(dǎo)體行業(yè)迎來并購大潮。　　繼英偉達9月宣布400億美元收購芯片IP大廠ARM后，AMD也被報道稱或?qū)⒊赓Y超300億美元收購FPGA（Field Programmable Gate Array，現(xiàn)場可編程邏輯陣列）龍頭賽靈思。加上模擬芯片龍頭ADI今年7月宣布200億美元收購美信(Maxim），今年半導(dǎo)體行業(yè)并購規(guī)模將超900億美元?！　∶绹?dāng)?shù)貢r間10月8日，有
  • 關(guān)鍵字： 英偉達  AMD  FPGA  賽靈思    

Xilinx 面向不斷壯大的 5G O-RAN 虛擬基帶單元市場推出多功能電信加速器卡

  • 自適應(yīng)和智能計算的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc.），近日宣布，面向 5G 網(wǎng)絡(luò)中的 O-RAN 分布式單元（ O-DU ）和虛擬基帶單元（ vBBU ）推出 T1 電信加速器卡。該加速卡采用經(jīng)現(xiàn)場驗證的賽靈思芯片以及正在 5G 網(wǎng)絡(luò)中廣泛部署的 IP 開發(fā)而成，是行業(yè)唯一一款既能運行 O-RAN 前傳協(xié)議，又能提供 L1 卸載功能的多功能 PCIe 尺寸規(guī)格的“二合一”板卡。憑借自身先進的卸載功能，T1 卡大幅減少了之前系統(tǒng)所需的 CPU 核數(shù)量。與其它競爭方案相比，T1 卡不僅可以降低
  • 關(guān)鍵字： CPU  FPGA  OEM  O-RAN  
共6369條 19/425 |‹ « 17 18 19 20 21 22 23 24 25 26 » ›|

avant fpga介紹

您好，目前還沒有人創(chuàng)建詞條avant fpga!
歡迎您創(chuàng)建該詞條，闡述對avant fpga的理解，并與今后在此搜索avant fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473