avant fpga 文章進(jìn)入avant fpga技術(shù)社區(qū)

基于FPGA的IPV6數(shù)字包的拆裝實(shí)現(xiàn)

筆者在參加國(guó)家“863”重大專題項(xiàng)目“高速密碼芯片及驗(yàn)證平臺(tái)系統(tǒng)”的過(guò)程中，遇到了將IPV6數(shù)據(jù)包的包頭...
關(guān)鍵字： FPGA IPV6 FIFO

注意:時(shí)鐘電路的頻率調(diào)節(jié)最終通過(guò)驅(qū)動(dòng)軟件進(jìn)行各個(gè)參數(shù)的配置，在FPGA 內(nèi)應(yīng)有相應(yīng)的配置寄存器，同樣，下面的復(fù)位 ...
關(guān)鍵字：驗(yàn)證平臺(tái) SoC FPGA 內(nèi)核電壓預(yù)充電 ARM處理器實(shí)時(shí)解碼復(fù)位電路系統(tǒng)復(fù)位配置寄存器

引言　　LCD正在迅速成為汽車內(nèi)的標(biāo)準(zhǔn)部件。隨著LCD技術(shù)的發(fā)展，迫切需要采用更好的顯示圖形內(nèi)容控制和產(chǎn)生方法。傳統(tǒng)上，低成本汽車信息娛樂(lè)應(yīng)用采用基于字符的LCD和真空熒光(VF)顯示屏，而低成本彩色薄膜晶體管(TFT)技術(shù)很快成為最突出的選擇方案，但在現(xiàn)有的低成本應(yīng)用體系結(jié)構(gòu)中采用彩色TFT有很大的難度。大部分低成本平臺(tái)沒(méi)有足夠的處理帶寬，特別是缺少帶有LCD控制器的處理器來(lái)控制并驅(qū)動(dòng)彩色TFT LCD。此外，大部分現(xiàn)有的體系結(jié)構(gòu)并沒(méi)有足夠的動(dòng)態(tài)和非易失存儲(chǔ)器來(lái)存儲(chǔ)LCD需要的圖形內(nèi)容。更復(fù)雜的設(shè)計(jì)
關(guān)鍵字： FPGA 嵌入式處理顯示模塊 200811

CERN ScientistsUseVirtex-4 FPGAs for Big Bang Research 　　在法國(guó)瑞士邊境的地下隧道中，歐洲核子研究中心的科學(xué)家們正在準(zhǔn)備進(jìn)行一項(xiàng)稱為“大型離子撞擊實(shí)驗(yàn) -ALICE（A Large Ion Collider Experiment）”的實(shí)驗(yàn)。他們將利用世界上最強(qiáng)大的粒子加速器將兩束重鉛離子加速到接近光速的速度，并控制他們迎頭相撞，試圖重新創(chuàng)造出據(jù)說(shuō)僅在宇宙大爆炸后短暫存在過(guò)的條件。 CERN科學(xué)家預(yù)計(jì)每次相撞將會(huì)釋放出巨
關(guān)鍵字： CERN Virtex-4 FPGA 200811

　　2008年11月11號(hào)，北京——Altera公司(NASDAQ: ALTR)今天宣布，Dini集團(tuán)在其業(yè)界容量最大的單板FPGA原型引擎中采用了具有340K邏輯單元(LE)的Stratix® III EP3SL340 FPGA。DN7020K10采用了1,760引腳封裝的20片EP3SL340 FPGA，每個(gè)器件提供1,104個(gè)用戶I/O，容量等價(jià)于5千萬(wàn)ASIC邏輯門(mén)?？蛻粼O(shè)計(jì)無(wú)線通信、網(wǎng)絡(luò)和圖形處理應(yīng)用等定制ASIC時(shí)，可以利用這一超大容量原型電路板來(lái)驗(yàn)
關(guān)鍵字： Altera Dini集團(tuán) Altera Stratix III FPGA ASIC

1引言在雷達(dá)及聲納信號(hào)處理系統(tǒng)中，波束形成算法通常采用DSP軟件編程實(shí)現(xiàn)，控制邏輯電路采用CPLD來(lái)...
關(guān)鍵字： FPGA 聲納系統(tǒng) 最小均方自適應(yīng)算法

“嵌入式系統(tǒng)”這個(gè)詞范圍很廣，從數(shù)字式電子表到變電站電力檢測(cè)系統(tǒng)中的PC都可歸于這一范疇。大多數(shù)情況...
關(guān)鍵字： FPGA 嵌入式

問(wèn)題描述：81%的電子系統(tǒng)中在使用FPGA，包括很多商用產(chǎn)品和國(guó)防產(chǎn)品，并且多數(shù)FPGA使用的是BGA封裝形式...
關(guān)鍵字： FPGA PCB BGA

實(shí)時(shí)信號(hào)處理系統(tǒng)要求必須具有處理大數(shù)據(jù)量的能力,以保證系統(tǒng)的實(shí)時(shí)性;其次對(duì)系統(tǒng)的體積、功耗、穩(wěn)定性...
關(guān)鍵字： DSP FPGA 信號(hào)處理實(shí)時(shí)操作

　　2008 年 10 月 14日，北京訊 — 賽普拉斯半導(dǎo)體公司中國(guó)業(yè)務(wù)運(yùn)營(yíng)部與賽普拉斯大學(xué)聯(lián)盟 (CUA) 協(xié)力共同為中國(guó)的名牌大學(xué)清華大學(xué) (THU) 提供 PSoC? 器件及相關(guān)套件。相關(guān)工作取得了顯著成效，PSoC 在兩門(mén)課程的學(xué)習(xí)中得到全面推廣，并幫助 100 多名學(xué)生了解到如何用賽普拉斯業(yè)界領(lǐng)先的可編程片上系統(tǒng)解決方案設(shè)計(jì)復(fù)雜的系統(tǒng)。　　清華大學(xué)自動(dòng)化系與清華大學(xué)科教儀器設(shè)備廠攜手開(kāi)發(fā)了 PSoC 實(shí)驗(yàn)室套件。該套件于去年春天獲得了清華大學(xué)頒發(fā)的“第10屆
關(guān)鍵字：賽普拉斯 PSoC FPGA

由于高科技工具成為抓捕罪犯的武器中越來(lái)越關(guān)鍵的部分，因此執(zhí)法機(jī)構(gòu)和安全專業(yè)人員不斷尋求更快更方便的數(shù)據(jù)...
關(guān)鍵字： FPGA 汽車電子語(yǔ)音視頻

　　設(shè)計(jì)背景　　串口即通用異步收發(fā)器（UART，Universal Asynchronous Receiver Transmitter）。串行通信具有傳輸線少、成本低、可靠性高等優(yōu)點(diǎn)，所以系統(tǒng)間互聯(lián)常采用RS-232接口方式，一般該接口由UART 專用芯片來(lái)實(shí)現(xiàn)。但UART接口芯片一般引腳較多，內(nèi)含許多輔助模塊和一些輔助功能，在實(shí)際使用時(shí)往往用不到這些功能，因此若采用UART專用芯片，必將使電路變得復(fù)雜，PCB面積增大，從而導(dǎo)致成本增加，系統(tǒng)的穩(wěn)定性和可靠性降低。基本的UART通信只需要兩條信號(hào)線（R
關(guān)鍵字： FPGA UART 接口技術(shù)

　??? Tech?Insights/Embedded?Systems?Design?2008年嵌入式市場(chǎng)調(diào)研報(bào)告表明，嵌入式系統(tǒng)設(shè)計(jì)人員在2008年要參與更多項(xiàng)目的開(kāi)發(fā)，按期完成開(kāi)發(fā)任務(wù)是他們最大的問(wèn)題，有一半以上（大于50%）的開(kāi)發(fā)項(xiàng)目不能按期完成。　　調(diào)查結(jié)果表明：自2005年以來(lái)，2008年新項(xiàng)目對(duì)應(yīng)項(xiàng)目改進(jìn)的比例是這幾年中最高的。在所有開(kāi)發(fā)項(xiàng)目中，新開(kāi)發(fā)項(xiàng)目占46%，剩余54%為以往開(kāi)發(fā)項(xiàng)目的升級(jí)和改進(jìn)。項(xiàng)目的改進(jìn)和升級(jí)主
關(guān)鍵字：嵌入式工程師 FPGA