cpld/fpga 文章 進(jìn)入cpld/fpga技術(shù)社區(qū)
全新EDK8.1簡(jiǎn)化嵌入式設(shè)計(jì)
- Platform Studio增強(qiáng)功能使處理器系統(tǒng)開發(fā)變得更輕松
- 關(guān)鍵字: Xilinx PlatformStudio EDK IDE PowerPC FPGA OPB PLB MicroBlaze
基于CCD16點(diǎn)數(shù)學(xué)模型的全自動(dòng)焦度計(jì)光學(xué)圖像系統(tǒng)的設(shè)計(jì)
- 全自動(dòng)焦度儀光學(xué)系統(tǒng)是產(chǎn)品設(shè)計(jì)的核心,為了提高自動(dòng)焦度計(jì)的測(cè)量精度,提出一種新的測(cè)量圖像。該圖像在建立了16點(diǎn)數(shù)學(xué)模型并推導(dǎo)了鏡片相關(guān)參數(shù)的計(jì)算方法。該算法將16個(gè)點(diǎn)分為四組進(jìn)行計(jì)算,并取各組計(jì)算結(jié)果
- 關(guān)鍵字: 自動(dòng)焦度計(jì) 16點(diǎn)數(shù)學(xué)模型 FPGA 面陣CCD
在選用FPGA進(jìn)行設(shè)計(jì)時(shí)如何降低功耗
- 傳統(tǒng)意義上,ASIC和CPLD是低功耗競(jìng)爭(zhēng)中當(dāng)仁不讓的贏家。但是由于相對(duì)成本較高,且用戶對(duì)高端性能和額外邏輯的要求也越來越多,在低功耗應(yīng)用中使用CPLD正在失去優(yōu)勢(shì)。ASIC也面臨相同的風(fēng)險(xiǎn)。而例如FPGA這樣日益增長(zhǎng)的可編程半導(dǎo)體器件正逐步成為備受青睞的解決方案。
- 關(guān)鍵字: 低功耗 ASIC CPLD 可編程半導(dǎo)體器件
基于ARM與FPGA控制的LTC2207在寬帶頻率特性測(cè)試儀數(shù)據(jù)采集中的應(yīng)用
- 引言數(shù)據(jù)采集技術(shù)是一種流行且實(shí)用的電子技術(shù)。它廣泛應(yīng)用于信號(hào)檢測(cè)、信號(hào)處理、儀器儀表等領(lǐng)域。近年來,隨著數(shù)字化技術(shù)的不斷發(fā)展,數(shù)據(jù)采集技術(shù)也呈現(xiàn)出速度更高、通道更多、數(shù)據(jù)量更大的發(fā)展趨勢(shì)。本
- 關(guān)鍵字: A/D LTC2207 FPGA 數(shù)據(jù)采集技術(shù)
一種基于FPGA核系統(tǒng)的智能429-422信號(hào)轉(zhuǎn)換模塊的設(shè)計(jì)
- 一種智能信號(hào)轉(zhuǎn)換模塊的設(shè)計(jì)方法。這種智能模塊采用了基于FPGA嵌入式軟核系統(tǒng),是基于NiosII軟核處理器的架構(gòu),可以在模塊上完全實(shí)現(xiàn)外部總線信號(hào)之間相互轉(zhuǎn)換,無需驅(qū)動(dòng)程序或操作系統(tǒng)的干預(yù)。同時(shí)對(duì)用戶邏輯設(shè)計(jì)、用戶邏輯集成、固件設(shè)計(jì)技術(shù)等內(nèi)容進(jìn)行了詳細(xì)的介紹。
- 關(guān)鍵字: 智能 信號(hào)轉(zhuǎn)換 FPGA 模塊
基于FPGA技術(shù)高頻疲勞試驗(yàn)機(jī)控制器的設(shè)計(jì)
- 現(xiàn)場(chǎng)可編程門陣列FPGA(FieldProgrammable Gate Array)是美國(guó)Xilinx公司于1984年首先開發(fā)的一種通用型用戶可編程器件。FPGA既具有門陣列器件的高集成度和通用性,又有可編程邏輯器件用戶可編程的靈活性。
- 關(guān)鍵字: 定時(shí)器 FPGA 高頻疲勞試驗(yàn)機(jī) 單片機(jī) 控制器
基于FPGA+ARM的高速計(jì)算機(jī)屏幕信息記錄系統(tǒng)
- 介紹一種自主研發(fā)的高速計(jì)算機(jī)屏幕信息記錄系統(tǒng)。該系統(tǒng)支持VGA/DVI輸入,支持SVGA、XGA、SXGA、UXGA等多種計(jì)算機(jī)屏幕分辨率圖像的連續(xù)壓縮和存儲(chǔ)。實(shí)驗(yàn)表明,本系統(tǒng)的單幀圖像壓縮性能接近JPEG2000標(biāo)準(zhǔn),PSNR值優(yōu)于JPEG標(biāo)準(zhǔn)。
- 關(guān)鍵字: 計(jì)算機(jī)屏幕信息記錄系統(tǒng) VGA/DVI FPGA+ARM
cpld/fpga介紹
您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
歡迎您創(chuàng)建該詞條,闡述對(duì)cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473