cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于FPGA的IIR數(shù)字濾波器的設(shè)計方案

用FPGA實(shí)現(xiàn)數(shù)字濾波器具有實(shí)時性強(qiáng)、靈活性高、處理速度快以及小批量生產(chǎn)成本低等優(yōu)點(diǎn)，所以得到了較為廣泛的應(yīng)用。本文以巴特沃思數(shù)字帶通濾波器為例，較為詳細(xì)地介紹了其設(shè)計和實(shí)現(xiàn)方法。給定巴特沃茲數(shù)字帶通濾波器的抽樣頻率為500Hz，上、下邊帶截止頻率分別為150Hz和30Hz。
關(guān)鍵字： IIR數(shù)字濾波器雙線性變換法 FPGA matlab

可編程邏輯器件的D觸發(fā)器資源非常有限，而且可編程邏輯器件在控制時序方面不如單片機(jī)那樣方便，很多不熟悉的應(yīng)用者往往感到應(yīng)用起來非常的困難。利用可編程邏輯器件和單片機(jī)構(gòu)成的雙向通信控制器克服了兩者的缺點(diǎn)，且把二者的長處最大限度地發(fā)揮出來。
關(guān)鍵字：可編程邏輯器件雙控制器 AT89C51 CPLD 單片機(jī)

數(shù)據(jù)采集系統(tǒng)是通過采樣電路將輸入的模擬信號轉(zhuǎn)換成離散信號，并送入CPU、MCU或DSP進(jìn)行處理?，F(xiàn)在流行的基于PCI總線設(shè)計的采集卡是數(shù)據(jù)采集系統(tǒng)的主流，其優(yōu)點(diǎn)是可以利用PCI總線的研究成果快速的開發(fā)系統(tǒng)軟件，整體運(yùn)行速度快，能夠?qū)崿F(xiàn)實(shí)時采集實(shí)時處理。但在一些工業(yè)測控現(xiàn)場檢測大型設(shè)備時，從現(xiàn)場到機(jī)房有一定的距離，模擬信號傳到安裝在PC內(nèi)的PCI數(shù)據(jù)采集卡會有不同程度的衰減，且易受工業(yè)環(huán)境的干擾。而單純用由微控制器（MCU）為核心的數(shù)據(jù)采集系統(tǒng)時，把數(shù)據(jù)采集器置于被監(jiān)測的設(shè)備處，雖然可以避免模擬信號的衰減和
關(guān)鍵字：數(shù)據(jù)采集 ARM μC/OS-II CPLD

我們的設(shè)計需要多大容量的芯片？我們的設(shè)計能跑多快？這是經(jīng)常困擾工程師的兩個問題。對于前一個問題，我們可能還能先以一個比較大的芯片實(shí)現(xiàn)原型，待原型完成再選用大小合適的芯片實(shí)現(xiàn)。對于后者，我們需要一個比較精確的預(yù)估。
關(guān)鍵字：頻率計算 D觸發(fā)器 FPGA Tlogic

汽車輔助駕駛(DA)系統(tǒng)工程師通常使用 PC 模型來創(chuàng)建復(fù)雜的處理算法，以便實(shí)現(xiàn)高度可靠的自適應(yīng)巡航控制、車道偏離警告及行人檢測等功能。開發(fā)人員高度重視PC算法模型，因?yàn)檫@種模型使他們能夠嘗試使用并快速評估不同的處理算法。不過，說到底，還是需要一款設(shè)計合理的電子硬件解決方案，來實(shí)現(xiàn)經(jīng)濟(jì)有效的大規(guī)模生產(chǎn)與部署。
關(guān)鍵字：汽車輔助駕駛算法 FPGA

現(xiàn)在的FPGA不僅僅是一個邏輯器件，它現(xiàn)在更加像一個平臺，在一個FPGA中常常會包含有數(shù)字信號處理、嵌入式處理、高速串行和其他高端技術(shù)模塊。那么，這樣的FPGA需要什么樣的電源管理IC來與之配合呢？
關(guān)鍵字：電源管理IC 14nm FPGA Enpirion CycloneVSoC

EDA 公司和 FPGA 廠商不斷開發(fā)新的工具和方法，推進(jìn)繁瑣任務(wù)的自動化，幫助設(shè)計團(tuán)隊集中精力做好創(chuàng)造性工作。下面我們就來看看 FPGA 工具流程的演進(jìn)發(fā)展，了解一下現(xiàn)代 FPGA 團(tuán)隊是如何利用 RTL分析、約束生成和綜合導(dǎo)向來減少設(shè)計迭代的。
關(guān)鍵字： RTL SDC 綜合向?qū)?/a> FPGA

本文介紹了一種基于FPGA的新型視頻信號發(fā)生器，它可以滿足多種被測系統(tǒng)對輸入視頻信號制式的要求。該系統(tǒng)利用USB總線與上位機(jī)進(jìn)行通信，同時解決了系統(tǒng)供電的問題。在FPGA內(nèi)部，通過軟件編程的方法生成視頻信號的圖像和時序控制信號，并送入視頻D /A模塊。
關(guān)鍵字：視頻信號發(fā)生器視頻采集卡 FPGA

Synopsys公司的Synplify Premier 和Synplify Pro FPGA設(shè)計工具以及Identify RTLDebugger 等產(chǎn)品能幫助設(shè)計人員完成上述工作。這些工具的特性使得設(shè)計人員能快速隔離錯誤，有效縮短運(yùn)行時間，并減少開發(fā)板啟動所需的迭代次數(shù)。
關(guān)鍵字：智能調(diào)試 SynplifyPremier FPGA SynplifyProFPGA

本文介紹一種根據(jù)Xilinx FPGA中DSP48E1資源設(shè)計的去直流模塊，其基本原理采用一階濾波器，如圖1所示，通過一個一階RC電路，在V0端可等效一個低通濾波器，得到直流分量。
關(guān)鍵字：信號去直流 DSP48E1 FPGA 一階濾波器

想像一下你正在排隊等待參加一個重要活動。門票是通過網(wǎng)上購買的，存儲在你的智能手機(jī)中。你需要將手機(jī)放到某個指定區(qū)域上，建立起NFC連接，門票隨之得到確認(rèn)，大門開啟允許你進(jìn)入。好消息是，所有這一切都是在匿名情況下發(fā)生的。
關(guān)鍵字：嵌入式安全開源硬件零知識證明 ZKPK FPGA

隨著嵌入式器件在過去數(shù)十年來的爆炸性成長，使得硬件組件及軟件工具都有顯著的改善。雖然有著這種成長與創(chuàng)新，但傳統(tǒng)嵌入式系統(tǒng)的設(shè)計方法卻少有進(jìn)步，并逐漸變成一種障礙。有鑒于新標(biāo)準(zhǔn)與協(xié)議的快速發(fā)展，以及對產(chǎn)品上市壓力的日益增加，嵌入式系統(tǒng)設(shè)計也即將發(fā)生顛覆性的典范改變。隨著硬件技術(shù)及軟件工具的進(jìn)步在加速成長，由整合所帶來的挑戰(zhàn)也
關(guān)鍵字：多核CPU 嵌入式設(shè)計 FPGA

產(chǎn)品的定型包括系統(tǒng)的基本組成、基本配置及互聯(lián)方法，運(yùn)行環(huán)境，硬件整體系統(tǒng)及各分系統(tǒng)的基本功能和主要性能指標(biāo)，功能模塊的劃分，關(guān)鍵技術(shù)的使用，采購的硬件器件名稱型號、生產(chǎn)單位、主要技術(shù)指標(biāo)，主要儀器設(shè)備，電源、工藝結(jié)構(gòu)設(shè)計等。
關(guān)鍵字：高速PCI信號采集卡單板硬件 FPGA 單板軟件