fpga 文章進入fpga 技術社區(qū)

8位可定址DMOS功率驅(qū)動器

關鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

FPGA廠商謀求便攜電子江山

——QuickLogic公司新近推出“北極熊”方案縱觀近幾年集成電路與應用行業(yè)的發(fā)展狀況，F(xiàn)PGA技術的廣泛應用和消費類電子產(chǎn)品的快速增長是其中奪目的亮點?，F(xiàn)在，這兩者之間開始出現(xiàn)相互融合的趨勢——FPGA一改平日價格高不可攀的傲慢，相繼推出了多款低價產(chǎn)品，再加上其天生的靈活
關鍵字： FPGA 單片機工業(yè)控制嵌入式系統(tǒng) 工業(yè)控制

XILINX 推出下一代 VIRTEX FPGA

新系列通過為高性能 DSP、嵌入式和串行連接性應用領域提供功能強大的系統(tǒng)級解決方案，進一步推動 FPGA 進軍價值 220 億美元的 ASIC/ASSP 市場在Globalpress 2006 全球電子峰會上，可編程邏輯解決方案全球領先供應商及 FPGA 發(fā)明廠商賽靈思公司 (NASDAQ:XLNX)展示了其 65nm 工藝新一代 Virtex™
關鍵字： VIRTEX FPGA XILINX 模擬技術

XILINX推出下一代 VIRTEX FPGA

新系列通過為高性能 DSP、嵌入式和串行連接性應用領域提供功能強大的系統(tǒng)級解決方案，進一步推動 FPGA 進軍價值 220 億美元的 ASIC/ASSP 市場在Globalpress 2006 全球電子峰會上，可編程邏輯解決方案全球領先供應商及 FPGA 發(fā)明廠商賽靈思公司 (NASDAQ:XLNX)展示了其 65nm 工藝新一代 Virtex™
關鍵字： FPGA VIRTEX XILINX 模擬技術

利用APTIX MP3C和Spartan-IIE FPGA實現(xiàn)數(shù)據(jù)系統(tǒng)的

隨著數(shù)字電路設計的規(guī)模及復雜程度的提高，對其進行測試試驗證所花費的時間和費用也隨之提高，所以減少測試驗證成本是當前數(shù)字電路設計的關鍵。
關鍵字： Spartan-IIE APTIX MP3C FPGA

基于FPGA的高級數(shù)據(jù)加密AES中的字節(jié)替換設計

介紹AES中的字節(jié)替換算法原理并闡述基于FPGA的設計和實現(xiàn)。為了提高系統(tǒng)工作速度，在設計中應用了流水線技術。
關鍵字： FPGA AES 數(shù)據(jù)加密字節(jié)

Altium一體化設計消除FPGA到PCB障礙

Altium宣布Altium 公司的最新一體化電子產(chǎn)品開發(fā)系統(tǒng)Altium Designer 6.0 極大地增強了FPGA-PCB 協(xié)同設計的能力，工程師可以充分利用FPGA 作為系統(tǒng)平臺，而且簡化大型FPGA 與物理PCB 平臺的集成。雖然人們早就認識到了FPGA 給邏輯
關鍵字： Altium FPGA PCB PCB 電路板

BittWare用FPGA實現(xiàn)I/O開關量大于5Gbps

　　BittWare是混合(DSP和FPGA)電路板級方案供應商，日前該公司采用ADI的TigerSHARC及Altera的FPGA技術，推出ATLANTiS Rev 2.0(新TigerSHARC使用的高級傳輸鏈路架構)、I/O切換和處理器件。　　ATLANTiS采用FPGA實現(xiàn)，便于板外I/O通訊路由和處理，允許系統(tǒng)設計師們設置并動態(tài)連接。所有輸入和輸出均通過ATLANTiS進行路由，每簇通信量大于5GBps。ATLANTiS集成了DSP、PCI橋、PMC接口和I/O外設及板載F
關鍵字： 5Gbps BittWare FPGA I/O

用FPGA控制CLC5958型A/D轉(zhuǎn)換器實現(xiàn)的高速PCI數(shù)據(jù)采集卡

詳細介紹CLC5958的內(nèi)部結構和基本用法，提出一種基于FPGA和PCI總線的高速數(shù)據(jù)采集卡設計方案，并通過仿真驗證了該方案的可行性。
關鍵字：高速 PCI 數(shù)據(jù)采集實現(xiàn) 轉(zhuǎn)換器控制 CLC5958 A/D FPGA

采用FPGA的低功耗系統(tǒng)設計

　　結合采用低功耗元件和低功耗設計技術在目前比以往任何時候都更有價值。隨著元件集成更多功能，并越來越小型化，對低功耗的要求持續(xù)增長。當把可編程邏輯器件用于低功耗應用時，限制設計的低功耗非常重要。本文將討論減小動態(tài)和靜態(tài)功耗的各種方法，并且給出一些例子說明如何使功耗最小化。　　功耗的三個主要來源是啟動、待機和動態(tài)功耗。器件上電時產(chǎn)生的相關電流即是啟動電流；待機功耗又稱作靜態(tài)功耗，是電源開啟但I/O上沒有開關活動時器件的功耗；動態(tài)功耗是指器件正常工作時的功耗。　　啟動電流因器件而異
關鍵字： FPGA 嵌入式消費電子

使用Verilog實現(xiàn)基于FPGA的SDRAM控制器

介紹了SDRAM的特點和工作原理，提出了一種基于FPGA的SDRAM控制器的設計方法，使用該方法實現(xiàn)的控制器可非常方便地對SDRAM進行控制。
關鍵字： Verilog SDRAM FPGA 控制器

基于FPGA的毫米波多目標信號形成技術的研究

毫米波多目標信號發(fā)生器通過模擬的方法產(chǎn)生多種類型高精度的雷達多目標回波信號，在實際雷達系統(tǒng)前端不具備的條件下對雷達系統(tǒng)后級進行調(diào)試，便于制導武器的性能測試，大大加快新武器的研制進程。毫米波多目標信號產(chǎn)生的關鍵是要求回波信號距離分辨率極高，常規(guī)的多目標信號產(chǎn)生方法如使用數(shù)字延時線產(chǎn)生多目標之間的延時，其控制不靈活，并且有些延時線需要接ECL電源，使用不方便也增加了設計的復雜度。使用分立元件實現(xiàn)延時則使電路元件過多，電路的穩(wěn)定性及延時的精確性也會大大降低。本文介紹一種新的產(chǎn)生毫米波雷達模擬器的多目標信號的方法
關鍵字： FPGA

FPGA 設計的四種常用思想與技巧

　　本文討論的四種常用FPGA/CPLD設計思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD 邏輯設計的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設計思想能在FPGA/CPLD設計工作種取得事半功倍的效果。　　FPGA/CPLD的設計思想與技巧是一個非常大的話題，由于篇幅所限，本文僅介紹一些常用的設計思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導日后的設計工作，將取得事半功倍的效果！乒乓操作
關鍵字： FPGA 嵌入式

大型設計中FPGA的多時鐘策略

　　利用FPGA 實現(xiàn)大型設計時，可能需要FPGA 具有以多個時鐘運行的多重數(shù)據(jù)通路，這種多時鐘FPGA 設計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數(shù)、異步時鐘設計和時鐘/數(shù)據(jù)關系。設計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進行布線，本文將對這些設計策略深入闡述。　　FPGA 設計的第一步是決定需要什么樣的時鐘速率，設計中最快的時鐘將確定FPGA 必須能處理的時鐘速率。最快時鐘速率由設計中兩個觸發(fā)器之間一個信號的傳輸時間P 來決定，如果P 大于時鐘周期T，則當信號在一個觸發(fā)
關鍵字： FPGA 嵌入式

自適應算術編碼的FPGA實現(xiàn)

　　算術編碼是一種無失真的編碼方法，能有效地壓縮信源冗余度，屬于熵編碼的一種。算術編碼的一個重要特點就是可以按分數(shù)比特逼近信源熵，突破了Haffman編碼每個符號只不過能按整數(shù)個比特逼近信源熵的限制。對信源進行算術編碼，往往需要兩個過程，第一個過程是建立信源概率表，第二個過程是對信源發(fā)出的符號序列進行掃描編碼。而自適應算術編碼在對符號序列進行掃描的過程中，可一次完成上述兩個過程，即根據(jù)恰當?shù)母怕使烙嬆Ｐ秃彤斍胺栃蛄兄懈鞣柍霈F(xiàn)的頻率，自適應地調(diào)整各符號的概率估計值，同時完成編碼。盡管從編碼效率上看不如已
關鍵字： FPGA 嵌入式

共6376條 419/426 |‹ « 417 418 419 420 421 422 423 424 425 426 »

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細 ]