fpga 文章進入fpga 技術社區(qū)

FPGA設計開發(fā)軟件Quartus II的使用技巧之：編譯及仿真工程

可以使用Quartus II Simulator在工程中仿真任何設計。根據所需的信息類型，可以進行功能仿真以測試設計的邏輯功能，也可以進行時序仿真。在目標器件中測試設計的邏輯功能和最壞情況下的時序，或者采用Fast Timing模型進行時序仿真，在最快的器件速率等級上仿真盡可能快的時序條件。
關鍵字： QuartusII 編譯 FPGA 仿真

FPGA設計開發(fā)軟件Quartus II的使用技巧之：約束及配置工程

設計好工程文件后，首先要進行工程的約束。約束主要包括器件選擇、管腳分配及時序約束等。時序約束屬于較為高級的應用，通過時序約束可以使工程設計文件的綜合更加優(yōu)化。下面對這幾種約束方式進行介紹。
關鍵字： QuartusII 約束 FPGA 配置

FPGA設計開發(fā)軟件Quartus II的使用技巧之： LogicLock邏輯鎖定工具使用技巧

邏輯鎖定方法學（LogicLock Methodology）內容就是在設計時采用邏輯鎖定的基于模塊設計流程（LogicLock block-based design flow），來達到固定單模塊優(yōu)化的目的。這種設計方法學中第一次引入了高效團隊合作方法：它可以讓每個單模塊設計者獨立優(yōu)化他的設計，并把所用資源鎖定。
關鍵字： QuartusII LogicLock FPGA 邏輯鎖定工具

FPGA設計開發(fā)軟件Quartus II的使用技巧之：典型實例-SignalTap II功能演示

本節(jié)旨在通過給定的工程實例——“正弦波發(fā)生器”來熟悉Altera Quartus II高級調試功能SignalTap II和Intent Memory Content Editor的使用方法。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證，完成工程設計的硬件實現。在本節(jié)中，將主要講解下面知識點。
關鍵字： QuartusII SignalTapII FPGA

FPGA設計開發(fā)軟件Quartus II的使用技巧之：典型實例-LogicLock功能演示

本節(jié)旨在通過Quartus軟件自帶的工程實例——“l(fā)ockmult”來熟悉Altera Quartus II邏輯鎖定功能LogicLock的使用方法。在本節(jié)中，將主要講解下面知識點。
關鍵字： QuartusII LogicLock FPGA

FPGA系統(tǒng)設計的仿真驗證之： FPGA設計仿真驗證的原理和方法

嚴格來講，FPGA設計驗證包括功能與時序仿真和電路驗證。仿真是指使用設計軟件包對已實現的設計進行完整測試，模擬實際物理環(huán)境下的工作情況。
關鍵字：仿真驗證 ModelSim FPGA CompilerII FoundationSeries Quartus

FPGA系統(tǒng)設計的仿真驗證之：功能仿真和時序仿真的區(qū)別和實現方法

這里我們使用一個波形發(fā)生器作為例子，來說明如何使用Modelsim對Quartus II生成的IP Core和相應的HDL文件進行功能仿真和時序仿真。這個例子里面使用到了由Quartus II生成的一個片上ROM存儲單元。這種存儲單元和RAM一樣，都是基本的FPGA片上存儲單元，在以后的設計里面會經常使用到。
關鍵字：仿真驗證功能仿真 FPGA 時序仿真

FPGA系統(tǒng)設計的仿真驗證之：仿真測試文件（Testbench）的設計方法

隨著設計量和復雜度的不斷增加，數字設計驗證變得越來越難，所消耗的成本也越來越高。面對這種挑戰(zhàn)，驗證工程師必須依靠相應的驗證工具和方法才行。對于大型的設計，比如上百萬門的設計驗證，工程師必須使用一整套規(guī)范的驗證工具；而對于較小的設計，使用具有HDL testbench的仿真器是一個不錯的選擇。
關鍵字：仿真驗證仿真測試文件 FPGA Testbench

FPGA設計開發(fā)軟件Quartus II的使用技巧之：創(chuàng)建工程設計文件

Quartus II軟件將工程信息存儲在Quartus II工程配置文件中，如表5.1所示。它包含有關Quartus II工程的所有信息，包括設計文件、波形文件、SignalTap? II文件、內存初始化文件以及構成工程的編譯器、仿真器和軟件構建設置。
關鍵字： QuartusII 編譯器 FPGA 仿真器

FPGA設計開發(fā)軟件Quartus II的使用技巧之：Quartus II軟件基礎介紹

Quartus II設計軟件是Altera提供的完整的多平臺設計環(huán)境，能夠直接滿足特定設計需要，為可編程芯片系統(tǒng)（SOPC）提供全面的設計環(huán)境。Quartus II軟件含有FPGA和CPLD設計所有階段的解決方案。
關鍵字： QuartusII Max+PlusII FPGA

硬件描述語言Verilog HDL設計進階之：使用函數實現簡單的處理器

本實例使用Verilog HDL設計一個簡單8位處理器，可以實現兩個8位操作數的4種操作。在設計過程中，使用了函數調用的設計方法。
關鍵字： VerilogHDL 函數處理器 FPGA

硬件描述語言Verilog HDL設計進階之：自動轉換量程頻率計控制器

本實例使用Verilog HDL設計一個可自動轉換量程的頻率計控制器。在設計過程中，使用了狀態(tài)機的設計方法，讀者可根據綜合實例6的流程將本實例的語言設計模塊添加到自己的工程中。
關鍵字： VerilogHDL 頻率計控制器 FPGA

硬件描述語言Verilog HDL設計進階之：典型實例-狀態(tài)機應用

狀態(tài)機設計是HDL設計里面的精華，幾乎所有的設計里面都或多或少地使用了狀態(tài)機的思想。狀態(tài)機，顧名思義，就是一系列狀態(tài)組成的一個循環(huán)機制，這樣的結構使得編程人員能夠更好地使用HDL語言，同時具有特定風格的狀態(tài)機也能提高程序的可讀性和調試性。
關鍵字： VerilogHDL 狀態(tài)機 FPGA

硬件描述語言Verilog HDL設計進階之：邏輯綜合的原則以及可綜合的代碼設計風格

用always塊設計純組合邏輯電路時，在生成組合邏輯的always塊中，參與賦值的所有信號都必須有明確的值，即在賦值表達式右端參與賦值的信號都必需在always @(敏感電平列表)中列出。
關鍵字： VerilogHDL 邏輯綜合 FPGA

Verilog HDL基礎之：實例5 交通燈控制器

本實例通過Verilog HDL語言設計一個簡易的交通等控制器，實現一個具有兩個方向、共8個燈并具有時間倒計時功能的交通燈功能。
關鍵字： VerilogHDL 華清遠見 FPGA 交通燈控制器

共6376條 66/426 |‹ « 64 65 66 67 68 69 70 71 72 73 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內部包括可 [ 查看詳細 ]