基于FPGA的慢門限恒虛警處理電路設計及其仿真
- 雷達信號的檢測多是在干擾背景下進行,如何從干擾中提取目標信號,不僅要求有一定的信噪比,而且必需有恒虛警處理設備。恒虛警處理是雷達信號處理的重要組成部分,慢門限恒虛警處理主要是針對接收機熱噪聲,文中介紹一種基于FPGA嵌入式設計的慢門限恒虛警處理電路,給出了仿真模型及仿真結果,并已將其用于某檢測器中,取得了良好的經(jīng)濟效益。
- 關鍵字: 慢門限恒虛警處理電路 內部噪聲 FPGA
并行CRC算法在FPGA上的實現(xiàn)
- 循環(huán)冗余碼校驗CRC(Cyclic Redundancy Check)廣泛用于通訊領域和數(shù)據(jù)存儲的數(shù)據(jù)檢錯?;贔PGA在通訊領域和數(shù)據(jù)存儲的應用越來越廣泛,CRC的編碼解碼模塊已經(jīng)是FPGA上的常用模塊了。采用超前位計算實現(xiàn)CRC在FPGA上的并行運算,通過實際應用證明該算法能有效實現(xiàn)硬件的速度與資源合理平衡。
- 關鍵字: 數(shù)據(jù)檢錯 CRC FPGA
基于ARM和FPGA的服務機器人運動控制系統(tǒng)研究
- 介紹了一種基于ARM和FPGA的嵌入式控制系統(tǒng),該系統(tǒng)既能獨立運行又能在計算機輔助下運行,是一種兼具柔性和開放性的系統(tǒng)。利用ARM的強大的數(shù)據(jù)流轉換功能和FPGA的快速配置能力,實現(xiàn)硬件可重構。給出了系統(tǒng)的總體結構、ARM和FPGA之間的通信設計,重點給出了基于NiosII的嵌入式可重構底層控制設計,PWM功能模塊在FPGA上的實現(xiàn)。設計的系統(tǒng)集成度高、靈活。實驗表明系統(tǒng)具有高可靠性,能滿足服務機器人外圍器件多樣性控制的要求。ARM和FPGA不僅可以并行運行處理數(shù)據(jù),其之間又可以互相通信,實現(xiàn)了系統(tǒng)的擴展
- 關鍵字: 硬件可重構 NiosII FPGA
基于FPGA/SOPC的預測控制器設計與實現(xiàn)
- 針對模型預測控制在微型設備及嵌入式系統(tǒng)應用中的實時性問題,從硬件實現(xiàn)控制算法的角度研究了基于FPGA(field programmable gate array)的預測控制器的設計和實現(xiàn)。采用基于Nios II嵌入式軟核處理器的FPGA/SOPC(system on pro-grammable chip,可編程片上系統(tǒng))方案,在FPGA芯片上構建SOPC系統(tǒng),設計SOPC的硬件及軟件系統(tǒng),實現(xiàn)了基于FPGA的預測控制器;建立了基于FPGA和dSPACE系統(tǒng)的實時仿真平臺,并進行了控制器實時仿真實驗。實時
- 關鍵字: 模型預測控制 SOPC FPGA
基于FPGA的數(shù)字視頻接口轉換設備
- 本文從實際應用的角度出發(fā),采用FPGA作為主控芯片,設計了一款數(shù)字視頻接口轉換設備,該設備針對于MT9M111這款數(shù)字圖像傳感器產(chǎn)生的ITU-R BT.656格式數(shù)據(jù)進行采集、色彩空間變換、分辨率轉換等操作,完成了從ITU-R BT.656格式數(shù)據(jù)到DVI格式數(shù)據(jù)的轉換,使得MT9M111數(shù)字圖像傳感器的BT656數(shù)據(jù)格式圖像能夠以1280×960(60Hz)和1280×1024(60Hz)兩種顯示格式在DVI-I接口的顯示器上顯示,并且還具有圖像靜止功能,在系統(tǒng)空閑時的待機狀態(tài)實現(xiàn)了整機的低功耗,適用于
- 關鍵字: 圖像分辨率 視頻接口轉換 FPGA
基于ATE的FPGA測試
- 隨著集成電路技術的飛速發(fā)展,F(xiàn)PGA的應用越來越廣泛,其測試技術也得到了廣泛重視和研究。文章簡要介紹了FPGA的發(fā)展及其主要組成部分,提出了一種用ATE對FPGA進行測試的方法和具體測試流程。
- 關鍵字: AutomaticTestEquipment 配置數(shù)據(jù) FPGA
基于FPGA的DDS IP核設計及仿真
- 以Altera公司的QuartusⅡ7.2作為開發(fā)工具,研究了基于FPGA的DDS IP核設計,并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件,結合32位嵌入式CPU軟核NiosII,構成可編程片上系統(tǒng)(SOPC),利用極少的硬件資源實現(xiàn)了可重構信號源。該系統(tǒng)基本功能都在FPGA芯片內完成,利用SOPC技術,在一片F(xiàn)PGA芯片上實現(xiàn)了整個信號源的硬件開發(fā)平臺,達到既簡化電路設計、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。
- 關鍵字: 直接數(shù)字頻率合成 IP核 FPGA
fpga 介紹
FPGA是英文Field-Programmable Gate Array的縮寫,即現(xiàn)場可編程門陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個新概念,內部包括可 [ 查看詳細 ]
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473