fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

利用VectorBlox開(kāi)發(fā)工具包在PolarFire FPGA實(shí)現(xiàn)人工智能

隨著人工智能、機(jī)器學(xué)習(xí)技術(shù)和物聯(lián)網(wǎng)的興起，人工智能的應(yīng)用開(kāi)始逐漸轉(zhuǎn)移到收集數(shù)據(jù)的邊緣裝置。為縮小體積、減少產(chǎn)熱、提高計(jì)算性能，這些邊緣應(yīng)用需要節(jié)能型的解決方案。Microchip的智能嵌入式視覺(jué)解決方案，致力于讓軟件開(kāi)發(fā)人員可以更方便地在PolarFire?現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）內(nèi)執(zhí)行人工智能的模型，進(jìn)而滿足邊緣應(yīng)用對(duì)節(jié)能型推理功能日益增長(zhǎng)的需求。作為Microchip嵌入式解決方案組合的重要新成員，VectorBlox?加速器軟件開(kāi)發(fā)工具包（SDK）可幫助軟件開(kāi)發(fā)人員在不學(xué)習(xí)FPGA工具流程的前提
關(guān)鍵字： VectorBlox 開(kāi)發(fā)工具包 PolarFire FPGA 人工智能

一種用于溫濕度批量自動(dòng)校準(zhǔn)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)了一種基于FPGA的多UART擴(kuò)展系統(tǒng)，用來(lái)批量采集溫濕度傳感器的數(shù)據(jù)，簡(jiǎn)單介紹FPGA擴(kuò)展UART的方法。上位機(jī)控制程序?qū)邮盏降呐繙貪穸葦?shù)據(jù)進(jìn)行自動(dòng)分選、存儲(chǔ)，并實(shí)現(xiàn)批量自動(dòng)線性校準(zhǔn)。溫濕度校準(zhǔn)前后的測(cè)量數(shù)據(jù)表明，設(shè)備數(shù)據(jù)的一致性得到很大提升。此設(shè)計(jì)已成功應(yīng)用于生產(chǎn)校準(zhǔn)系統(tǒng)中，方便快捷。此設(shè)計(jì)方法和思想可以推廣到其他需要批量數(shù)據(jù)采集，批量數(shù)據(jù)自動(dòng)處理的場(chǎng)合。
關(guān)鍵字： 202305 批量自動(dòng)校準(zhǔn) FPGA UART擴(kuò)展線性擬合

英特爾發(fā)布首款具有PCIe5.0和CXL功能的FPGA

當(dāng)?shù)貢r(shí)間5月22日，英特爾可編程解決方案事業(yè)部宣布，符合量產(chǎn)要求的英特爾Agilex?7 R-tile正在批量交付。該設(shè)備是首款具備PCIe 5.0和CXL功能的FPGA，同時(shí)這款FPGA亦是唯一一款擁有支持上述接口所需的硬化知識(shí)產(chǎn)權(quán)（IP）的產(chǎn)品。英特爾表示，面對(duì)時(shí)間、預(yù)算和功耗所帶來(lái)的限制，包括數(shù)據(jù)中心、電信和金融服務(wù)在內(nèi)的各行業(yè)組織都將FPGA視為靈活、可編程的，以及高效的解決方案。使用Agilex 7 R-Tile，客戶(hù)可以將FPGA與諸如第四代英特爾至強(qiáng)可擴(kuò)展處理器等進(jìn)行無(wú)縫銜接，并通過(guò)
關(guān)鍵字：英特爾 PCIe5.0 CXL FPGA

英特爾Agilex 7 FPGA R-Tile現(xiàn)已量產(chǎn)，為CPU提供領(lǐng)先的帶寬

在技術(shù)創(chuàng)新的推動(dòng)下，從邊緣計(jì)算到云的新連接和處理模型也在高速發(fā)展，隨之而來(lái)的，則是對(duì)靈活硬件解決方案與日俱增的需求。隨著市場(chǎng)上對(duì)帶寬的要求不斷增加，對(duì)更快、更靈活的設(shè)備的需求也日益迫切。而于近期推出的英特爾Agilex? 7 FPGA R-Tile，憑借其高帶寬接口和靈活的可編程邏輯，能夠滿足行業(yè)發(fā)展需求。目前，基于R-Tile的英特爾Agilex 7 FPGA正在量產(chǎn)。近年來(lái)，F(xiàn)PGA 加速器在市場(chǎng)上的應(yīng)用率穩(wěn)步增長(zhǎng)，而隨著配備R-Tile的FPGA 的推出，更高性能的加速器也隨之而來(lái)。FPGA 加速器
關(guān)鍵字：英特爾 Agilex FPGA

基于PCIe+X86系統(tǒng)的毫米波信號(hào)實(shí)時(shí)處理研究及FPGA實(shí)現(xiàn)*

為了滿足毫米波5G信號(hào)采集傳輸控制系統(tǒng)中對(duì)前端射頻芯片的控制以及5G數(shù)據(jù)到上位機(jī)的高速傳輸?shù)男枨?，設(shè)計(jì)了一套基于FPGA的高速采集系統(tǒng)。實(shí)現(xiàn)了基帶數(shù)據(jù)的高速傳輸，測(cè)試結(jié)果驗(yàn)證了設(shè)計(jì)方案的可行性。該系統(tǒng)可允許用戶(hù)通過(guò)PCIe總線訪問(wèn)FPGA中的用戶(hù)配置寄存器，同時(shí)該系統(tǒng)可對(duì)前端射頻產(chǎn)生的不高于4 GB/s的連續(xù)或非連續(xù)上行數(shù)據(jù)進(jìn)行實(shí)時(shí)采集，同時(shí)可以將上位機(jī)中的下行數(shù)據(jù)以不少于4 GB/s的速率寫(xiě)入FPGA側(cè)的DDR4。
關(guān)鍵字： 202305 5G NR 毫米波 PCIe FPGA X86

用于多時(shí)鐘域 SoC 和 FPGA 的同步器技術(shù)

通常，傳統(tǒng)的雙觸發(fā)器同步器用于同步單比特電平信號(hào)。如圖1和圖2所示，觸發(fā)器A和B1工作在異步時(shí)鐘域。CLK_B 時(shí)鐘域中的觸發(fā)器 B1 對(duì)輸入 B1-d 進(jìn)行采樣時(shí)，輸出 B1-q 有可能進(jìn)入亞穩(wěn)態(tài)。但在 CLK_B 時(shí)鐘的一個(gè)時(shí)鐘周期期間，輸出 B1-q 可能穩(wěn)定到某個(gè)穩(wěn)定值。常規(guī)二觸發(fā)器同步器通常，傳統(tǒng)的雙觸發(fā)器同步器用于同步單比特電平信號(hào)。如圖1和圖2所示，觸發(fā)器A和B1工作在異步時(shí)鐘域。CLK_B 時(shí)鐘域中的觸發(fā)器 B1 對(duì)輸入 B1-d 進(jìn)行采樣時(shí)，輸出 B1-q 有可能進(jìn)入亞穩(wěn)態(tài)。但在 CLK
關(guān)鍵字： SoC FPGA

英特爾發(fā)布首款支持PCIe 5.0和CXL功能的Agilex 7 FPGA R-Tile

英特爾可編程解決方案事業(yè)部今日宣布，符合量產(chǎn)要求的英特爾Agilex? 7 R-tile正在批量交付。該設(shè)備是首款具備PCIe 5.0和CXL功能的FPGA，同時(shí)這款FPGA亦是唯一一款擁有支持上述接口所需的硬化知識(shí)產(chǎn)權(quán)（IP）的產(chǎn)品。英特爾公司副總裁兼可編程解決方案事業(yè)部總經(jīng)理Shannon Poulin表示："客戶(hù)需要尖端技術(shù)提供所需的可擴(kuò)展性和定制化服務(wù)，這不僅可以有效地管理當(dāng)前的工作負(fù)載，同時(shí)能夠隨著其需求變化來(lái)調(diào)整功能。英特爾Agilex產(chǎn)品以客戶(hù)所需的速度、功耗和功能支持可編程創(chuàng)新，
關(guān)鍵字：英特爾 PCIe 5.0 CXL功能 Agilex 7 FPGA

基于ARM的多核SoC的啟動(dòng)方法

引導(dǎo)過(guò)程是任何 SoC 在復(fù)位解除后進(jìn)行各種設(shè)備配置（調(diào)整位、設(shè)備安全設(shè)置、引導(dǎo)向量位置）和內(nèi)存初始化（如 FLASH/SRAM/GRAM）的過(guò)程。在引導(dǎo)過(guò)程中，各種模塊/外設(shè)（如時(shí)鐘控制器或安全處理模塊和其他主/從）根據(jù) SoC 架構(gòu)和客戶(hù)應(yīng)用進(jìn)行初始化。在多核 SoC 中，首先主要核心（也稱(chēng)為引導(dǎo)核心）在引導(dǎo)過(guò)程中啟動(dòng)，然后輔助核心由軟件啟用。引導(dǎo)過(guò)程從上電復(fù)位 (POR)開(kāi)始，硬件復(fù)位邏輯強(qiáng)制 ARM 內(nèi)核（Cortex M 系列）從片上引導(dǎo) ROM 開(kāi)始執(zhí)行。引導(dǎo) ROM 代碼使用給定的引導(dǎo)選擇選
關(guān)鍵字： ARM SoC

多電壓SoC電源設(shè)計(jì)技術(shù)

最小化功耗是促進(jìn)IC設(shè)計(jì)現(xiàn)代發(fā)展的主要因素，特別是在消費(fèi)電子領(lǐng)域。設(shè)備的加熱，打開(kāi)/關(guān)閉手持設(shè)備功能所需的時(shí)間，電池壽命等仍在改革中。因此，采用芯片設(shè)計(jì)的最佳實(shí)踐來(lái)幫助降低SoC（片上系統(tǒng)）和其他IC（集成電路）的功耗變得非常重要。最小化功耗是促進(jìn)IC設(shè)計(jì)現(xiàn)代發(fā)展的主要因素，特別是在消費(fèi)電子領(lǐng)域。設(shè)備的加熱，打開(kāi)/關(guān)閉手持設(shè)備功能所需的時(shí)間，電池壽命等仍在改革中。因此，采用芯片設(shè)計(jì)的最佳實(shí)踐來(lái)幫助降低SoC（片上系統(tǒng)）和其他IC（集成電路）的功耗變得非常重要。根據(jù)市場(chǎng)研究未來(lái)，131 年全球片上系統(tǒng)市場(chǎng)價(jià)
關(guān)鍵字： SoC

耀宇視芯選擇萊迪思FPGA實(shí)現(xiàn)AR/VR參考設(shè)計(jì)

中國(guó)上?！?023年4月27日——萊迪思半導(dǎo)體公司（NASDAQ：LSCC），低功耗可編程器件的領(lǐng)先供應(yīng)商，今日宣布萊迪思CrossLink-NX? FPGA將為南京耀宇視芯科技有限公司（Metasolution）最新的增強(qiáng)現(xiàn)實(shí)（AR）和虛擬現(xiàn)實(shí)（VR）參考設(shè)計(jì)提供支持。耀宇視芯是一家領(lǐng)先的同步定位和地圖構(gòu)建（SLAM）算法和芯片的供應(yīng)商，專(zhuān)注于AR/VR硬件和軟件解決方案，為AR/VR頭顯應(yīng)用提供一整套六自由度（6DoF）模型。耀宇視芯總監(jiān)姜愛(ài)鵬先生表示：“隨著AR/VR的新應(yīng)用不斷涌現(xiàn)，
關(guān)鍵字：耀宇視芯萊迪思 FPGA AR/VR

手機(jī) SoC 廠商，有人「躺平」，有人「卷」

2022 年手機(jī) SoC 公司的日子不好過(guò)。根據(jù) Counterpoint 數(shù)據(jù)，作為全球最大的智能手機(jī)市場(chǎng)，2022 年中國(guó)智能手機(jī)出貨量不足 2.8 億部，下降 16.%，創(chuàng)十年新低。自從 2013 年以來(lái)中國(guó)智能手機(jī)出貨量一直高于 3 億，來(lái)源 Counterpoint在經(jīng)歷智能手機(jī)爆炸式發(fā)展之后，中國(guó)智能手機(jī)的出貨量增長(zhǎng)率整體呈現(xiàn)的是下滑趨勢(shì)。這一趨勢(shì)的原因，一方面是消費(fèi)電子市場(chǎng)的低迷，另一方面則是新款手機(jī)的性能不再足夠亮眼，消費(fèi)者不愿意買(mǎi)單。手機(jī)處理器，作為最早采用 SoC 方法的一類(lèi)芯片，為何
關(guān)鍵字： SoC

CV72AQ - 安霸推出下一代車(chē)規(guī) 5 納米制程 AI SoC

2023 年 4 月 17 日，中國(guó)上海 — Ambarella（下稱(chēng)“安霸”，納斯達(dá)克股票代碼：AMBA，專(zhuān)注于 AI 視覺(jué)感知芯片的半導(dǎo)體公司）于今日，宣布推出基于安霸新一代 CVflow?3.0 AI 架構(gòu)的 AI 視覺(jué)系統(tǒng)級(jí)芯片（SoC） CV72AQ，面向汽車(chē)應(yīng)用市場(chǎng)。通過(guò)最新 CVflowTM 架構(gòu)，在同等功耗下，CV72AQ 的 AI 性能比上一代產(chǎn)品 CV22AQ 提高了 6 倍，還可高效運(yùn)行最新基于 Transformer神經(jīng)網(wǎng)絡(luò)的深度學(xué)習(xí)算法。高效的 AI 性能讓 CV72AQ 能夠同
關(guān)鍵字：安霸 5 納米制程 AI SoC

e絡(luò)盟社區(qū)開(kāi)展第三期“可編程之路”培訓(xùn)活動(dòng)

中國(guó)上海，2023年4月17日 – 安富利旗下全球電子元器件產(chǎn)品與解決方案分銷(xiāo)商e絡(luò)盟通過(guò)其在線社區(qū)與AMD聯(lián)合開(kāi)展第三期“可編程之路”免費(fèi)培訓(xùn)項(xiàng)目。所有入圍學(xué)員都將獲贈(zèng)一套FPGA SoC開(kāi)發(fā)套件，可用于完成設(shè)計(jì)項(xiàng)目開(kāi)發(fā)任務(wù)，并有機(jī)會(huì)贏取價(jià)值4000美元的獎(jiǎng)品。 “可編程之路”是由e絡(luò)盟社區(qū)推出的FPGA片上系統(tǒng)（SoC）系列培訓(xùn)項(xiàng)目。首期“可編程之路”活動(dòng)于2018年舉行，重點(diǎn)關(guān)注可編程邏輯器件（PLD），活動(dòng)圍繞基于AMD Zynq-7000 SoC的AVNET MiniZed開(kāi)發(fā)板應(yīng)用展
關(guān)鍵字： e絡(luò)盟社區(qū) 可編程之路 AMD FPGA FPGA SoC

ASICLAND為汽車(chē)、AI企業(yè)和AI邊緣SoC應(yīng)用選擇Arteris IP

加利福尼亞州坎貝爾 – 2023 年 4 月 12 日 – 致力于加速片上系統(tǒng)（SoC）創(chuàng)建的領(lǐng)先系統(tǒng) IP 提供商Arteris, Inc.（納斯達(dá)克股票代碼：AIP），今天宣布 ASICLAND 已獲得具有汽車(chē)安全完整性等級(jí) ASIL B 和 AI 選項(xiàng)的Arteris FlexNoC授權(quán)。該技術(shù)將被用于汽車(chē)的主系統(tǒng)總線和各種應(yīng)用的AI SoC之中。ASICLAND是一家領(lǐng)先的ASIC半導(dǎo)體和SoC設(shè)計(jì)服務(wù)公司。該公司為5nm，7nm，12nm，16nm和28nm處理器開(kāi)發(fā)了許多具有復(fù)雜技術(shù)的半導(dǎo)體產(chǎn)
關(guān)鍵字： ASICLAND SoC Arteris IP

消息稱(chēng)三星 Exynos 2500 芯片秘密開(kāi)發(fā)中，自研 GPU 將基于 AMD 技術(shù)

IT之家 4 月 10 日消息，三星近日與 AMD 續(xù)簽了授權(quán)協(xié)議，未來(lái)將在智能手機(jī)上使用基于 AMD 技術(shù)的移動(dòng) GPU。消息稱(chēng)，三星正在秘密開(kāi)發(fā)一款名為 Exynos 2500 的新一代移動(dòng)芯片，這款芯片將搭載三星自主研發(fā)的 GPU，但也會(huì)使用 AMD 的技術(shù)。這是繼 Exynos 2200 之后，三星和 AMD 的又一次合作，Exynos 2200 是首款采用 AMD RDNA2 架構(gòu)的 Xclipse 920 GPU 的芯片，但表現(xiàn)不盡如人意。據(jù)爆料者 Revegnus 透露，
關(guān)鍵字：三星 AMD SoC