fpga) 文章進(jìn)入fpga)技術(shù)社區(qū)

FPGA在語音存儲與回放系統(tǒng)中的應(yīng)用

　　1 引言　　隨著數(shù)字信號處理器、超大規(guī)模集成電路的高速發(fā)展，語音記錄技術(shù)已從模擬錄音階段過渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中，壓縮后的語音數(shù)據(jù)有些存儲在硬盤中，有些存儲在帶有掉電保護(hù)功能的RAM或FLASH存儲器中。筆者介紹的語音存儲與回放系統(tǒng)，未使用專用的語音處理芯片，不需要擴展接口電路，只利用FPGA作為核心控制器，就能完成語音信號的數(shù)字化處理，即實現(xiàn)語音的存儲與回放。　　2 系統(tǒng)總體結(jié)構(gòu) 　　數(shù)字化語音存儲與回放系統(tǒng)的基本工作原理是將模擬語音信號通過模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 語音存儲 MCU和嵌入式微處理器

基于FPGA的32 Kbit/s CVSD語音編解碼器的實現(xiàn)

　　64 Kbit/s的A律或μ律的對數(shù)壓擴PCM編碼在大容量的光纖通信系統(tǒng)和數(shù)字微波系統(tǒng)中已得到廣泛應(yīng)用，但由于占用較大的傳輸帶寬和具有復(fù)雜的成幀結(jié)構(gòu)，PCM編碼不適合無線語音系統(tǒng)的應(yīng)用。連續(xù)可變斜率增量(Continuously Variable Slope Delta，CVSD)調(diào)制以其較低的應(yīng)用難度、成本和編碼速率，較好的語音質(zhì)量廣泛應(yīng)用于戰(zhàn)術(shù)通信網(wǎng)、衛(wèi)星通信、藍(lán)牙等無線語音傳輸領(lǐng)域。近年來FPGA不斷發(fā)展演化，并在構(gòu)架方面針對DSP應(yīng)用有了顯著增強。這些增強使得FPGA能夠支持各領(lǐng)域的眾多復(fù)雜D
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA CVSD 語音編解碼器 MCU和嵌入式微處理器

基于FPGA的32Kbit/s CVSD語音編解碼器的實現(xiàn)

筆者結(jié)合FPGA的靈活性、強大的數(shù)字信號處理能力、較短的開發(fā)周期，提出了基于FPGA的32 Kbit/s CVSD語音編解碼器。
關(guān)鍵字： FPGA CVSD Kbit 32

采用AVR單片機對FPGA進(jìn)行配置

Altera公司的ACEX、FLEX等系列的FPGA芯片應(yīng)用廣泛，但其FPGA基于SRAM結(jié)構(gòu)，決定電路邏輯功能的編程數(shù)據(jù)存儲于SRAM中。由于SRAM的易失性，每次上電時必須重新把編程數(shù)據(jù)裝載到SRAM中，這一過程就是FPGA的配置過程。FPGA的配置分為主動式和被動式。在主動模式下，F(xiàn)PGA上電后主動將配置數(shù)據(jù)從專用的EPROM(如EPC1，EPC2等)加載到SRAM中。被動模式下，F(xiàn)PGA為從屬器件，由相應(yīng)的控制電路或微處理器控制配置過程，包括通過下載
關(guān)鍵字：單片機 FPGA MCU和嵌入式微處理器

FPGA的堆疊封裝，欲革背板與SoC的命

　　FPGA最基本的應(yīng)用是橋接。隨著FPGA的門數(shù)不斷提高，雄心勃勃的FPGA巨頭們早已不滿足這些，他們向著信號處理、互聯(lián)性和高速運算方向發(fā)展。未來，F(xiàn)PGA還有望與模擬和存儲器廠商合作，做出SIP（堆疊封裝）。　　最近，筆者訪問了Xilinx公司的CTO Ivo Bolsens，他說未來的FPGA一方面是在功耗、性能、價格方面進(jìn)行不停地改進(jìn)，未來將出現(xiàn)革命性的變化就是利用推迭封裝（SIP），一個封裝里面放多個裸片的技術(shù)，那么FPGA平臺可能就會成為一個標(biāo)準(zhǔn)的、虛擬的SoC（Virtual SoC）的
關(guān)鍵字： FPGA SoC MCU和嵌入式微處理器

基于FPGA的計算機防視頻信息泄漏系統(tǒng)設(shè)計

　　假如顯示終端為數(shù)字微鏡DMD(Digital MicromirrorDevice)顯示器。該顯示器將計算機每個像素點的圖像信號經(jīng)過數(shù)字光處理DLP(Digital Light Processing)后，存入SDRAM雙向緩存器，當(dāng)一幀圖像接收完畢時，內(nèi)部數(shù)據(jù)處理電路同時激發(fā)各像素點對應(yīng)的微鏡運動，完成一幀圖像的顯示。DMD顯示器峰值數(shù)字驅(qū)動電壓不超過33.5V，電磁輻射很低，且各微鏡片同時驅(qū)動，形成相互干擾的向外輻射信號，解碼難度極大，從而使其成為無信息泄漏的顯示器。此時，視頻電纜的輻射在整個視頻通路
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 視頻信息 MCU和嵌入式微處理器

嵌入式系統(tǒng)中從串配置FPGA的實現(xiàn)

　　本文主要論述在ARM嵌入式系統(tǒng)中如何實現(xiàn)FPGA從串配置的方法，將系統(tǒng)程序及配置數(shù)據(jù)存儲在系統(tǒng)Flash中，利用ARM的通用I/O口產(chǎn)生配置時序，省去專用的配置PROM。　　文中ARM微處理器采用samsung公司的ARM7TDMI系列中的S3C4480X，F(xiàn)PGA采用xilinx 　　公司spartan3E系列中的XC3S100E，詳細(xì)討論FPGA的從串配置的時序，同時論述S3C4480X從串配置spartan3E系列FPGA的軟、硬件實現(xiàn)方法。實踐證明，該方法在成本、體積、靈活性上均具有優(yōu)勢
關(guān)鍵字：嵌入式系統(tǒng) 單片機嵌入式 FPGA MCU和嵌入式微處理器

基于FPGA的TDI－CCD時序電路的設(shè)計

文中較為詳細(xì)地介紹了TDI-CCD的結(jié)構(gòu)和工作原理，并根據(jù)工程項目所使用的IL－E2 TDI-CCD的特性，設(shè)計了一種基于現(xiàn)場可編程門陣列 (FPGA) 的TDI-CCD時序電路
關(guān)鍵字： FPGA CCD TDI 時序電路

在嵌入式系統(tǒng)中用FPGA進(jìn)行開發(fā)的幾個發(fā)展方向

顧名思義，嵌入式系統(tǒng)指的是嵌入到系統(tǒng)內(nèi)部的計算機系統(tǒng)，是面向特定應(yīng)用設(shè)計的專用計算機系統(tǒng)。早期的嵌入式系統(tǒng)一般是以通用處理器或單片機為核心，在外圍電路中加入存儲器、功率驅(qū)動器、通信接口、顯示接口、人機輸入接口等外圍接口，再加上應(yīng)用軟件，有些還加上了嵌入式操作系統(tǒng)，從而構(gòu)成完整的系統(tǒng)。　　隨著微電子技術(shù)的進(jìn)步，SoC已經(jīng)在很多應(yīng)用中取代了傳統(tǒng)的以單片機為中心的架構(gòu)，將很多外設(shè)和存儲器集成在一個芯片中，使系統(tǒng)的
關(guān)鍵字：嵌入式系統(tǒng) FPGA MCU和嵌入式微處理器

FPGA助力高端存儲器接口設(shè)計

高性能系統(tǒng)設(shè)計師在滿足關(guān)鍵時序余量的同時要力爭獲得更高性能，而存儲器接口設(shè)計則是一項艱巨挑戰(zhàn)。雙倍數(shù)據(jù)速率SDRAM和4倍數(shù)據(jù)速率SDRAM都采用源同步接口來把數(shù)據(jù)和時鐘(或選通脈沖)由發(fā)射器傳送到接收器。接收器接口內(nèi)部利用時鐘來鎖存數(shù)據(jù)，此舉可消除接口控制問題(例如在存儲器和FPGA間的信號傳遞時間)，但也為設(shè)計師帶來了必須解決的新挑戰(zhàn)。關(guān)鍵問題之一就是如何滿足各種讀取數(shù)據(jù)捕捉需求以實現(xiàn)高速接口。隨著數(shù)據(jù)有效窗越來越小，該問題也益發(fā)重要；同時，更具挑戰(zhàn)性的問題是，如何讓接收到的時鐘與數(shù)據(jù)中
關(guān)鍵字： FPGA 存儲器接口模擬IC

FPGA助力高端存儲器接口設(shè)計

　　高性能系統(tǒng)設(shè)計師在滿足關(guān)鍵時序余量的同時要力爭獲得更高性能，而存儲器接口設(shè)計則是一項艱巨挑戰(zhàn)。雙倍數(shù)據(jù)速率SDRAM和4倍數(shù)據(jù)速率SDRAM都采用源同步接口來把數(shù)據(jù)和時鐘(或選通脈沖)由發(fā)射器傳送到接收器。接收器接口內(nèi)部利用時鐘來鎖存數(shù)據(jù)，此舉可消除接口控制問題(例如在存儲器和FPGA間的信號傳遞時間)，但也為設(shè)計師帶來了必須解決的新挑戰(zhàn)。　　關(guān)鍵問題之一就是如何滿足各種讀取數(shù)據(jù)捕捉需求以實現(xiàn)高速接口。隨著數(shù)據(jù)有效窗越來越小，該問題也益發(fā)重要;同時，更具挑戰(zhàn)性的問題是，如何讓接收到的時鐘與數(shù)據(jù)中心
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 存儲器接口存儲器

用FPGA實現(xiàn)數(shù)據(jù)遠(yuǎn)距離的高精度傳輸

　　1 意義　　簡單的多機間數(shù)據(jù)通信在我們的設(shè)計中很普遍，一般情況下數(shù)據(jù)傳輸距離很短，不會超過百十m，因此僅采用雙絞線加RS232或RS485標(biāo)準(zhǔn)就可以有效傳輸。但有時多機之間的距離也會很遠(yuǎn)，如我們所設(shè)計的一個氣象項目，就要求子站遍布在基站1km范圍內(nèi)。因此在考慮成本、不增加很多設(shè)備的前提下，有效防止噪聲干擾，保證子站與基站的數(shù)據(jù)高精確傳輸就很重要。　　　　通常多機短距通信中，可以在收發(fā)端加入奇校驗、累加和校驗等出錯就重發(fā)的防噪聲措施;但以上措施都只能檢錯，不能糾錯，也就是說傳輸過程
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 數(shù)據(jù) 傳輸 MCU和嵌入式微處理器

基于FPGA的RFID系統(tǒng)解碼模塊設(shè)計

　　RFID技術(shù)(radio frequency identification)是一種非接觸式智能識別技術(shù)，它通過射頻信號自動識別目標(biāo)對象并獲得相關(guān)信息。整個識別過程無需人工介入，可同時識別多個對象并可以識別高速運動的物體，操作簡單，廣泛應(yīng)用在車輛自動識別系統(tǒng)、物流管理與監(jiān)控、倉庫管理、門禁系統(tǒng)以及軍事等領(lǐng)域。　　RFID系統(tǒng)由三部分組成：讀頭、天線和電子標(biāo)簽，如圖1所示。　　　　其中讀頭是整個系統(tǒng)的核心部分，控制整個識別過程中與標(biāo)簽之間的通信，并提供與后臺計算機的接口。天線用來發(fā)送
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA RFID 系統(tǒng)解碼 RF IF

賽靈思推出一系列PCI Express協(xié)議解決方案

賽靈思公司宣布推出一系列基于賽靈思Virtex™-5 LXT FPGA的PCI Express®協(xié)議解決方案。這些解決方案包括由獨立設(shè)計服務(wù)商和IP供應(yīng)商組成的賽靈思生態(tài)系統(tǒng)合作伙伴提供的軟件/驅(qū)動開發(fā)套件、參考設(shè)計以及IP。這些解決方案提供的兼容技術(shù)使用戶能夠快速進(jìn)入PCI Express產(chǎn)品的開發(fā)，從而加快產(chǎn)品的上市速度。這些生態(tài)系統(tǒng)解決方案由CG-CoreEl systems、Jungo和Northwest Logic公
關(guān)鍵字：嵌入式系統(tǒng) 單片機賽靈思 PCI Express FPGA 單板計算機

醫(yī)療半導(dǎo)體市場潛力大便攜式應(yīng)用最熱門

英特爾公司前CEO貝瑞特曾經(jīng)預(yù)言，醫(yī)療產(chǎn)品將帶動全球半導(dǎo)體產(chǎn)業(yè)快速增長。飛利浦公司也通過出售半導(dǎo)體業(yè)務(wù)將精力集中在醫(yī)療和消費電子業(yè)務(wù)上，可以預(yù)見，醫(yī)療半導(dǎo)體市場將成為半導(dǎo)體產(chǎn)業(yè)發(fā)展的一大熱點。那么，醫(yī)療電子和醫(yī)療半導(dǎo)體市場最近取得的令人興奮的進(jìn)展有哪些？主流半導(dǎo)體公司如何預(yù)測醫(yī)療電子和醫(yī)療半導(dǎo)體市場的規(guī)模？DSP、無線技術(shù)、高精度模擬器件(HPA)、FPGA等產(chǎn)品在醫(yī)療電子市場的應(yīng)用前景如何？便攜式醫(yī)療設(shè)備產(chǎn)品對半導(dǎo)體產(chǎn)品主要提出哪些要求？主流半導(dǎo)體供應(yīng)商對醫(yī)療半導(dǎo)體市場有哪些規(guī)劃？本報特邀請全球著名的半
關(guān)鍵字：模擬技術(shù) 電源技術(shù) 醫(yī)療半導(dǎo)體模擬器 FPGA