fpga+arm 文章進(jìn)入fpga+arm技術(shù)社區(qū)

Arm再上市——被偷走的也許不只是7年

如果Arm一直沒(méi)有退市，作為占據(jù)IP授權(quán)營(yíng)收市場(chǎng)40%以上的絕對(duì)領(lǐng)導(dǎo)者，Arm現(xiàn)在公司市值絕對(duì)不是600億美元，從這個(gè)角度講，Arm從退市到再次上市的過(guò)程中，真的是被偷走了7年發(fā)展的黃金時(shí)間。
關(guān)鍵字： Arm MCU 處理器

用FPGA構(gòu)建邊緣AI推理應(yīng)用很難？這樣做，變簡(jiǎn)單！

對(duì)于希望在邊緣的推理處理器上實(shí)施人工智能 (AI) 算法的設(shè)計(jì)人員來(lái)說(shuō)，他們正不斷面臨著降低功耗并縮短開(kāi)發(fā)時(shí)間的壓力，即使在處理需求不斷增加的情況下也是如此?，F(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 為實(shí)施邊緣AI所需的神經(jīng)網(wǎng)絡(luò) (NN) 推理引擎提供了特別有效的速度和效率效率組合。然而，對(duì)于不熟悉 FPGA 的開(kāi)發(fā)人員來(lái)說(shuō)，傳統(tǒng)FPGA的開(kāi)發(fā)方法可能相當(dāng)復(fù)雜，往往導(dǎo)致他們?nèi)ミx擇不太理想的解決方案。本文將介紹來(lái)自Microchip Technology的一種比較簡(jiǎn)單的方法。通過(guò)這種方法，開(kāi)發(fā)人員可以使用FPGA和軟
關(guān)鍵字： DigiKey FPGA 邊緣AI

實(shí)驗(yàn)15：環(huán)形計(jì)數(shù)器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗(yàn)理解和掌握環(huán)形計(jì)數(shù)器原理；（3）學(xué)習(xí)用Verilog HDL行為級(jí)描述時(shí)序邏輯電路。實(shí)驗(yàn)任務(wù)設(shè)計(jì)一個(gè)4位右循環(huán)一個(gè)1的環(huán)形計(jì)數(shù)器。實(shí)驗(yàn)原理將移位寄存器的輸出q0連接到觸發(fā)器q3的輸入，并且在這4個(gè)觸發(fā)器中只有一個(gè)輸出為1，另外3個(gè)為0，這樣就構(gòu)成了一個(gè)環(huán)形計(jì)數(shù)器。初始化復(fù)位時(shí)，給q0一個(gè)置位信號(hào)，則唯一的1將在環(huán)形計(jì)數(shù)器中循環(huán)移位，每4個(gè)時(shí)鐘同期輸出一個(gè)高電平脈沖。Verilog HDL建模描述用行為級(jí)描述
關(guān)鍵字：環(huán)形計(jì)數(shù)器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)14：移位寄存器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗(yàn)理解和掌握移位寄存器原理；（3）學(xué)習(xí)用Verilog HDL行為級(jí)描述時(shí)序邏輯電路。實(shí)驗(yàn)任務(wù)本實(shí)驗(yàn)的任務(wù)是設(shè)計(jì)一個(gè)7位右移并行輸入、串行輸出的移位寄存器。實(shí)驗(yàn)原理如果將多個(gè)觸發(fā)器級(jí)聯(lián)就構(gòu)成一個(gè)多位的移位寄存器，如下圖所示，是以4位移位寄存器為例的邏輯電路圖，其中的LD/SHIFT是一個(gè)置數(shù)/移位控制信號(hào)。當(dāng)LD/SHIFT為1時(shí)，在CP作用下，從輸入端A、B、C、D并行接收數(shù)據(jù)；當(dāng)LD/SHIFT為0時(shí)，在
關(guān)鍵字：移位寄存器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)13：JK觸發(fā)器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗(yàn)理解和掌握J(rèn)K觸發(fā)器原理；（3）學(xué)習(xí)用Verilog HDL語(yǔ)言行為機(jī)描述方法描述JK觸發(fā)器電路。實(shí)驗(yàn)任務(wù)本實(shí)驗(yàn)的任務(wù)是設(shè)計(jì)一個(gè)JK觸發(fā)器實(shí)驗(yàn)原理帶使能端RS鎖存器的輸入端R=S=1時(shí)，鎖存器的次態(tài)不確定，這一因素限制了其應(yīng)用。為了解決這個(gè)問(wèn)題，根據(jù)雙穩(wěn)態(tài)元件兩個(gè)輸出端互補(bǔ)的特點(diǎn)，用Q和非Q反饋控制輸入信號(hào)，并用J代替S,用K代替R,構(gòu)成了J-K鎖存器。Verilog HDL建模描述用行為級(jí)描述實(shí)現(xiàn)的帶異步
關(guān)鍵字： JK觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)12：邊沿觸發(fā)的D觸發(fā)器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗(yàn)理解和掌握D觸發(fā)器原理；（3）學(xué)習(xí)用Verilog HDL語(yǔ)言行為機(jī)描述方法描述D觸發(fā)器電路。實(shí)驗(yàn)任務(wù)本實(shí)驗(yàn)的任務(wù)是描述一個(gè)帶有邊沿觸發(fā)的同步D觸發(fā)器電路，并通過(guò)STEP FPGA開(kāi)發(fā)板的12MHz晶振作為觸發(fā)器時(shí)鐘信號(hào)clk，撥碼開(kāi)關(guān)的狀態(tài)作為觸發(fā)器輸入信號(hào)d，觸發(fā)器的輸出信號(hào)q和~q，用來(lái)分別驅(qū)動(dòng)開(kāi)發(fā)板上的LED，在clk上升沿的驅(qū)動(dòng)下，當(dāng)撥碼開(kāi)關(guān)狀態(tài)變化時(shí)LED狀態(tài)發(fā)生相應(yīng)變化。實(shí)驗(yàn)原理從D觸發(fā)器的特
關(guān)鍵字： D觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)11：RS觸發(fā)器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗(yàn)理解和掌握RS觸發(fā)器原理；（3）學(xué)習(xí)用Verilog HDL語(yǔ)言行為級(jí)描述方法描述RS觸發(fā)器電路。實(shí)驗(yàn)任務(wù)本實(shí)驗(yàn)的任務(wù)是描述一個(gè)RS觸發(fā)器電路，并通過(guò)STEP FPGA開(kāi)發(fā)板的12MHz晶振作為觸發(fā)器時(shí)鐘信號(hào)clk，撥碼開(kāi)關(guān)的狀態(tài)作為觸發(fā)器輸入信號(hào)S,R，觸發(fā)器的輸出信號(hào)Q和非Q，用來(lái)分別驅(qū)動(dòng)開(kāi)發(fā)板上的LED，在clk上升沿的驅(qū)動(dòng)下，當(dāng)撥碼開(kāi)關(guān)狀態(tài)變化時(shí)LED狀態(tài)發(fā)生相應(yīng)變化。實(shí)驗(yàn)原理基本RS觸發(fā)器可以由兩
關(guān)鍵字： RS觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)10：七段數(shù)碼管

1. 實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗(yàn)理解和掌握數(shù)碼管驅(qū)動(dòng)；（3）學(xué)習(xí)用Verilog HDL描述數(shù)碼管驅(qū)動(dòng)電路。2. 實(shí)驗(yàn)任務(wù)在數(shù)碼管上顯示數(shù)字。3. 實(shí)驗(yàn)原理數(shù)碼管是工程設(shè)計(jì)中使用很廣的一種顯示輸出器件。一個(gè)7段數(shù)碼管（如果包括右下的小點(diǎn)可以認(rèn)為是8段）分別由a、b、c、d、e、f、g位段和表示小數(shù)點(diǎn)的dp位段組成。實(shí)際是由8個(gè)LED燈組成的，控制每個(gè)LED的點(diǎn)亮或熄滅實(shí)現(xiàn)數(shù)字顯示。通常數(shù)碼管分為共陽(yáng)極數(shù)碼管和共陰極數(shù)碼管，結(jié)構(gòu)如下圖
關(guān)鍵字：七段數(shù)碼管 FPGA Lattice Diamond Verilog HDL

Microchip FPGA采用量身定制的PolarFire FPGA和SoC解決方案協(xié)議棧

為智能邊緣設(shè)計(jì)系統(tǒng)正面臨前所未有的困難。市場(chǎng)窗口在縮小，新設(shè)計(jì)的成本和風(fēng)險(xiǎn)在上升，溫度限制和可靠性成為雙重優(yōu)先事項(xiàng)，而對(duì)全生命周期安全性的需求也在不斷增長(zhǎng)。要滿足這些同時(shí)出現(xiàn)的需求，需要即時(shí)掌握特殊技術(shù)和垂直市場(chǎng)的專業(yè)知識(shí)。沒(méi)有時(shí)間從頭開(kāi)始。Microchip Technology Inc.（美國(guó)微芯科技公司）今日宣布在其不斷增長(zhǎng)的中端FPGA和片上系統(tǒng)（SoC）支持系列產(chǎn)品中增加了九個(gè)新的技術(shù)和特定應(yīng)用解決方案協(xié)議棧，涵蓋工業(yè)邊緣、智能嵌入式視覺(jué)和邊緣通信。Microchip FPGA業(yè)務(wù)部戰(zhàn)略副總裁S
關(guān)鍵字： Microchip FPGA PolarFire 協(xié)議棧

英特爾計(jì)劃將可編程解決方案事業(yè)部作為獨(dú)立業(yè)務(wù)運(yùn)營(yíng)

英特爾公司宣布計(jì)劃拆分旗下的可編程解決方案事業(yè)部（PSG），將其作為獨(dú)立業(yè)務(wù)運(yùn)營(yíng)。這一決定將賦予PSG所需的自主性和靈活性，以全面加速其發(fā)展，并更有力地參與FPGA行業(yè)的競(jìng)爭(zhēng)，并廣泛服務(wù)于包括數(shù)據(jù)中心、通信、工業(yè)、汽車(chē)和航空航天等領(lǐng)域在內(nèi)的多個(gè)市場(chǎng)。英特爾還宣布，英特爾執(zhí)行副總裁Sandra Rivera將擔(dān)任PSG部門(mén)的首席執(zhí)行官，同時(shí)Shannon Poulin將擔(dān)任首席運(yùn)營(yíng)官。在英特爾的持續(xù)支持下，PSG部門(mén)的獨(dú)立運(yùn)營(yíng)預(yù)計(jì)將于2024年1月1日開(kāi)始。英特爾預(yù)計(jì)在發(fā)布2024年第一季度財(cái)報(bào)時(shí)，將PSG
關(guān)鍵字：英特爾 PSG FPGA

美股周五：芯片龍頭股普遍上漲，AMD漲幅超過(guò)4%，臺(tái)積電、英偉達(dá)、ARM等漲幅超過(guò)2%

10月7日消息，美國(guó)時(shí)間周五，美股收盤(pán)主要股指全線上漲。投資者評(píng)估了美國(guó)9月份就業(yè)報(bào)告，該報(bào)告顯示美國(guó)就業(yè)崗位大幅增加，工資增長(zhǎng)壓力放緩。道瓊斯指數(shù)收于33407.58點(diǎn)，上漲288.01點(diǎn)，漲幅0.87%；標(biāo)準(zhǔn)普爾500指數(shù)收于4308.50點(diǎn)，漲幅1.18%；納斯達(dá)克指數(shù)收于13431.34點(diǎn)，漲幅1.60%。大型科技股普遍上漲，Meta漲幅超過(guò)3%，谷歌、微軟和奈飛漲幅超過(guò)2%，蘋(píng)果和亞馬遜漲幅超過(guò)1%。芯片龍頭股普遍上漲，AMD漲幅超過(guò)4%，臺(tái)積電、英偉達(dá)、ARM等漲幅超過(guò)2%。新能源汽車(chē)熱門(mén)股普
關(guān)鍵字：芯片龍頭股 AMD 臺(tái)積電英偉達(dá) ARM

AMD Kria K24 SOM加速工業(yè)及商業(yè)電機(jī)控制應(yīng)用創(chuàng)新

電機(jī)控制系統(tǒng)無(wú)處不在，據(jù)統(tǒng)計(jì)電機(jī)控制消耗了全球工業(yè)能源總用量的70%。隨著電機(jī)系統(tǒng)變得更加精密復(fù)雜，提供各種速度能力，并且越來(lái)越多采用新材料設(shè)計(jì)，包括碳化硅和氮化鎵來(lái)提升效率與性能，同時(shí)還能夠降低能耗。新的現(xiàn)代電機(jī)需要先進(jìn)的電機(jī)驅(qū)動(dòng)系統(tǒng)來(lái)控制這些電機(jī)，這樣才能使其扭矩、速度以及應(yīng)變速達(dá)到最大，同時(shí)還能使能耗降到最低。電機(jī)驅(qū)動(dòng)系統(tǒng)主要是有三個(gè)要素，第一是驅(qū)動(dòng)器，第二是供電部分，第三是電機(jī)本身。因此專家也表示，提高電機(jī)的效率將對(duì)全球用電量產(chǎn)生顯著的積極影響。提高這些應(yīng)用的效率夠使能耗降低15%到40%。所以，
關(guān)鍵字： AMD Kria K24 SOM 電機(jī)控制 FPGA

英特爾宣布分拆FPGA業(yè)務(wù)，目標(biāo)2-3年后獨(dú)立IPO！

英特爾今天通過(guò)官網(wǎng)正式宣布，將負(fù)責(zé)開(kāi)發(fā)英特爾的 Agilex、Stratix 和其他 FPGA 產(chǎn)品的可編程解決方案部門(mén)（PSG）剝離，作為獨(dú)立業(yè)務(wù)運(yùn)營(yíng)，目標(biāo)是在兩到三年后 IPO中出售部分業(yè)務(wù)。英特爾宣布將PSG獨(dú)立，并推向IPO2015年5月底，英特爾宣布以167億美元完成了對(duì)Altera的收購(gòu)，成為了其后來(lái)的PSG部門(mén)，這也是英特爾史上規(guī)模最大的一筆收購(gòu)。Altera在20年前發(fā)明了世界上第一個(gè)可編程邏輯器件，尤以FPGA芯片著稱。隨后在2020年，英特爾的競(jìng)爭(zhēng)對(duì)手AMD也宣布以350億美元的估值收
關(guān)鍵字：英特爾 FPGA Altera

AMD推出為超低時(shí)延電子交易專屬打造的基于FPGA的加速卡

解決方案合作伙伴Alpha Data、Exegy和Hypertec加入到不斷壯大的面向金融科技市場(chǎng)的超低時(shí)延解決方案生態(tài)系統(tǒng)
關(guān)鍵字： AMD 超低時(shí)延電子交易 FPGA 加速卡

ARM高估值加上無(wú)數(shù)風(fēng)險(xiǎn)使得熱門(mén)新股IPO成為不可能。

首次公開(kāi)募股（IPO）可以引起很多興奮，特別是當(dāng)很長(zhǎng)時(shí)間沒(méi)有公開(kāi)募股時(shí)。上周首次亮相的 Arm Holdings (ARM -4.88%) 確實(shí)證明了這一點(diǎn)。 Arm 周四以每股 51 美元的價(jià)格上市，市值約為 530 億美元，并在首日交易中飆升。盡管周五出現(xiàn)拋售（整個(gè)科技行業(yè)都是如此），但該股本周仍上漲 19%。然而，購(gòu)買(mǎi) IPO 的風(fēng)險(xiǎn)相當(dāng)大。畢竟，當(dāng)公司上市時(shí)，現(xiàn)有股東會(huì)套現(xiàn)，這意味著公司及其投資銀行家都有動(dòng)力向公眾股東推銷公司——這意味著你！ ——價(jià)格高。翻閱 Arm 的注冊(cè)文件可以發(fā)現(xiàn)，并
關(guān)鍵字： ARM 股票市場(chǎng)