首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+dsp

基于FPGA的915MHz射頻讀卡器設(shè)計

  • 　　射頻識別(RFID)技術(shù)是一種非接觸式的自動識別技術(shù)，通過射頻信號自動識別目標(biāo)對象并獲取相關(guān)信息。通常RFID系統(tǒng)主要由應(yīng)用軟件、射頻卡以及讀卡器三部分構(gòu)成[1]。相對于低頻段的RFID系統(tǒng)，工作在860 MHz～960 MHz的超高頻段(UHF)RFID系統(tǒng)有著讀取距離遠、閱讀速度快等優(yōu)點，是目前國際上RFID技術(shù)發(fā)展的熱點[2]。讀卡器的設(shè)計是RFID系統(tǒng)設(shè)計中的關(guān)鍵部分，設(shè)計方案有很多種。FPGA[3]具有開發(fā)簡單、靜態(tài)可重復(fù)編程和動態(tài)在線編程的特點，已經(jīng)成為當(dāng)今應(yīng)用最廣泛的可編程專用集成電路。
  • 關(guān)鍵字： FPGA  讀卡器  

FPGA的系統(tǒng)架構(gòu)組成和器件互聯(lián)問題

  • 　　通常來講，“一個好漢三個幫”，一個完整的嵌入式系統(tǒng)中由單獨一個FPGA使用的情況較少。通常由多個器件組合完成，例如由一個FPGA+CPU來構(gòu)成。通常為一個FPGA+ARM，ARM負責(zé)軟件配置管理，界面輸入外設(shè)操作等操作，F(xiàn)PGA負責(zé)大數(shù)據(jù)量運算，可以看做CPU的專用協(xié)處理器來使用，也常會用于擴展外部接口。常用的有ARM+FPGA，DSP+FPGA，或者網(wǎng)絡(luò)處理器+FPGA等種種架構(gòu)形式，這些架構(gòu)形式構(gòu)成整個高速嵌入式設(shè)備的處理形態(tài)。 　　不得不說的是，隨著技術(shù)的進步，現(xiàn)在CP
  • 關(guān)鍵字： ARM  FPGA  

Ramon Chips獲CEVA-X DSP授權(quán)許可用于太空應(yīng)用的高性能計算

  • 　　全球領(lǐng)先的蜂窩通信、多媒體和連接性DSP IP平臺授權(quán)廠商CEVA公司宣布專注開發(fā)獨特太空應(yīng)用抗輻射加固ASIC解決方案的無晶圓廠半導(dǎo)體提供商Ramon Chips公司已經(jīng)獲得CEVA-X1643的授權(quán)許可，用于其瞄準(zhǔn)高性能太空計算的RC64 64核并行處理器。Ramon將在RC64處理器中集成64個CEVA-X1643 DSP，為用于通信、地球觀測、科學(xué)和其它許多應(yīng)用的新一代衛(wèi)星實現(xiàn)計算能力的巨大飛躍。 　　RC64是65nm CMOS并行處理器，提供384 GOPS、38 GFLOPS和60 G
  • 關(guān)鍵字： CEVA  DSP   

從數(shù)字PWM信號獲得準(zhǔn)確、快速穩(wěn)定的模擬電壓

  • 　　引言 　　脈寬調(diào)制(PWM)是從微控制器或FPGA等數(shù)字器件產(chǎn)生模擬電壓的一種常用方法。大多數(shù)微控制器都具有內(nèi)置的專用PWM產(chǎn)生外設(shè)，而且其僅需幾行RTL代碼即可從FPGA產(chǎn)生一個PWM信號。如果模擬信號的性能要求不是太嚴(yán)格，那么這就是一種簡單和實用的方法，因為它只需要一個輸出引腳，而且與具有一個SPI或I2C接口的數(shù)模轉(zhuǎn)換器(DAC)相比，其代碼開銷是非常低。圖1示出了一款典型應(yīng)用，其采用一個經(jīng)濾波的數(shù)字輸出引腳來產(chǎn)生一個模擬電壓。 　　該方案的諸多不足之處您不必深究就能發(fā)現(xiàn)。理想情況下，一個1
  • 關(guān)鍵字： PWM  FPGA  

FPGA和DDS在信號源中的應(yīng)用

  • 　　1引言 　　DDS同DSP(數(shù)字信號處理)一樣，是一項關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器(DirectDigitalSynthesizer)的英文縮寫。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時間等優(yōu)點，廣泛使用在電信與電子儀器領(lǐng)域，是實現(xiàn)設(shè)備全數(shù)字化的一個關(guān)鍵技術(shù)。在各行各業(yè)的測試應(yīng)用中，信號源扮演著極為重要的作用。但信號源具有許多不同的類型，不同類型的信號源在功能和特性上各不相同，分別適用于許多不同的應(yīng)用。目前，最常見的信號源類型包括任意波形發(fā)生器，函數(shù)發(fā)
  • 關(guān)鍵字： FPGA  DDS  

DSP在MEMS陀螺儀信號處理平臺的應(yīng)用

  • 　　陀螺儀是一種能夠精確地確定運動物體方位的儀器，它是現(xiàn)代航空、航海、航天和國防工業(yè)中廣泛使用的一種慣性導(dǎo)航儀器，它的發(fā)展對一個國家的工業(yè)，國防和其他高科技的發(fā)展具有十分重要的戰(zhàn)略意義。 　　近年來隨著MEMS(微機電系統(tǒng))技術(shù)的發(fā)展，MEMS陀螺儀的研究與發(fā)展受到了廣泛的重視。MEMS陀螺儀具有體積少、重量輕、可靠性好、易于系統(tǒng)集成等優(yōu)點，應(yīng)用范圍廣闊。但是目前MEMS陀螺儀的精度還不是很高，要想大范圍應(yīng)用必須對MEMS陀螺儀的信號進行處理。 　　本文選用TI公司的TMS320VC33作為MEMS陀
  • 關(guān)鍵字： DSP  MEMS  

基于DSP的MEMS陀螺儀信號處理平臺系統(tǒng)的設(shè)計

  • 　　陀螺儀是一種能夠精確地確定運動物體方位的儀器，它是現(xiàn)代航空、航海、航天和國防工業(yè)中廣泛使用的一種慣性導(dǎo)航儀器，它的發(fā)展對一個國家的工業(yè)，國防和其他高科技的發(fā)展具有十分重要的戰(zhàn)略意義。 　　近年來隨著MEMS(微機電系統(tǒng))技術(shù)的發(fā)展，MEMS陀螺儀的研究與發(fā)展受到了廣泛的重視。MEMS陀螺儀具有體積少、重量輕、可靠性好、易于系統(tǒng)集成等優(yōu)點，應(yīng)用范圍廣闊。但是目前MEMS陀螺儀的精度還不是很高，要想大范圍應(yīng)用必須對MEMS陀螺儀的信號進行處理。 　　本文選用TI公司的TMS320VC33作為MEMS陀
  • 關(guān)鍵字： DSP  MEMS  

基于FPGA的光纖陀螺儀模擬表頭及其測試系統(tǒng)

  • 　　光纖陀螺是激光陀螺的一種，是慣性技術(shù)和光電子技術(shù)緊密結(jié)合的產(chǎn)物。它利用Sagnac干涉效應(yīng)，用光纖構(gòu)成環(huán)形光路，并檢測出隨光纖環(huán)的轉(zhuǎn)動而產(chǎn)生的兩路超輻射光束之間的相位差，由此計算出光纖環(huán)旋轉(zhuǎn)的角速度。光纖陀螺儀主要由兩個部分組成。伺服于表頭的調(diào)制解調(diào)電路根據(jù)輸進的電信號，經(jīng)過相應(yīng)的變換后形成反饋信號送至表頭的相位調(diào)制器中。在實際的應(yīng)用過程中，相應(yīng)的調(diào)制解調(diào)電路應(yīng)該根據(jù)溫度、振動等情況做出相應(yīng)的改變，才能最大限度地保證陀螺的精度要求。本文設(shè)計了一種基于FPGA的測試系統(tǒng)，模擬光纖陀螺儀的表頭，并檢測調(diào)制
  • 關(guān)鍵字： FPGA  陀螺儀  

基于Nios II的機器人視覺伺服控制器的研究與設(shè)計

  • 　　引言 　　Altera公司的Nios II處理器是可編程邏輯器件的軟核處理器。NiosII軟核處理器和存儲器、I/O接口等外設(shè)可嵌入到FPGA中，組成一個可編程單芯片系統(tǒng)(SOPC)，大大降低了系統(tǒng)的成本、體積和功耗。適合網(wǎng)絡(luò)、電信、數(shù)據(jù)通信、嵌入式和消費市場等各種嵌入式應(yīng)用場合。 　　本文提出一個基于Nios II處理器結(jié)構(gòu)的系統(tǒng)用于實現(xiàn)機器人實時運動檢測跟蹤，使用線性卡爾曼濾波器算法來快速完成運動估計及進一步分析和校正，算法中的乘除利用MATLAB/DSP Builder生成的模塊作為Nios
  • 關(guān)鍵字： Nios II  FPGA  

基于DSP+CPLD的伺服控制卡的設(shè)計

  • 　　0 引 言 　　隨著先進制造技術(shù)的迅速發(fā)展，對運動控制的精度要求也越來越高，而運動伺服控制系統(tǒng)的性能很大程度上取決于伺服控制算法，通過運動控制與智能控制的融合，從改進傳統(tǒng)的PID控制，到現(xiàn)代的最優(yōu)控制、自適應(yīng)控制、智能控制技術(shù)，應(yīng)用先進的智能控制策略達到高質(zhì)量的運動控制效果，已經(jīng)成為當(dāng)前研究的一個熱點。 　　由于運動伺服控制系統(tǒng)中存在負載模型參數(shù)的變化，機械摩擦、電機飽和等非線性因素，造成受控對象的非線性和模型不確定性，使得需要依靠精確的數(shù)學(xué)模型，系統(tǒng)模型參數(shù)的常規(guī)PID控制很難獲得超高精度、快響
  • 關(guān)鍵字： DSP  CPLD  

基于DSP NNC-PID的電液位置伺服控制系統(tǒng)設(shè)計

  •        在汽車制造過程中，大量應(yīng)用電液位置伺服式機械手(焊裝、噴漆)、機床(沖、壓)以及其他加工裝置。電液位置伺服系統(tǒng)具有功率大、響應(yīng)快、精度高的特點，這就要求控制系統(tǒng)不僅有良好的定位精度，而且要有好的伺服跟蹤性能，因此是控制領(lǐng)域中的一個重要組成部分。電液位置伺服控制系統(tǒng)的典型特征是非線性、不確定性、時變性、外界干擾和交叉耦合干擾等，系統(tǒng)精確的數(shù)學(xué)模型不易建立。因此，對電液系統(tǒng)的控制一直是一個復(fù)雜控制系統(tǒng)問題。 　　常規(guī)PID控制器具有結(jié)
  • 關(guān)鍵字： DSP  NNC-PID  

基于FPGA的三軸伺服控制器的設(shè)計優(yōu)化

  • 　　目前伺服控制器的設(shè)計多以DSP或MCU為控制核心，但DSP的靈活性不如FPGA，且在某些環(huán)境比較惡劣的條件如高溫高壓下DSP的應(yīng)用效果會大打折扣，因此以FPGA為控制核心，對應(yīng)用于機載三軸伺服控制平臺的控制器進行了設(shè)計與優(yōu)化。 　　1 總體方案 　　FPGA(Field-Prograromable Gate Array，現(xiàn)場可編程門陣列)是在PAL，GAL，CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個概念，內(nèi)部包括可配置
  • 關(guān)鍵字： FPGA  伺服控制器  

基于FPGA的伺服驅(qū)動器分周比設(shè)計與實現(xiàn)

  • 　　引 言 　　電動機是各類數(shù)控機床的重要執(zhí)行部件。要實現(xiàn)對電動機的精確位置控制，轉(zhuǎn)子的位置必須能夠被精確的檢測出來。光電編碼器是目前最常用的檢測器件。光電編碼器分為增量式、絕對式和混合式。其中，增量式以其構(gòu)造簡單，機械壽命長，易實現(xiàn)高分辨率等優(yōu)點，已被廣泛采用。增量式光電編碼器輸出有A，B，Z三相信號，其中A相和B相相位相差90°，Z相是編碼器的“零位”，每轉(zhuǎn)只輸出一個脈沖。在應(yīng)用中，經(jīng)常需要對A相、B相正交脈沖按照一定的比例，即分周比進行分頻。分頻的難點是，無論設(shè)定分
  • 關(guān)鍵字： FPGA  VHDL  

小梅哥和你一起深入學(xué)習(xí)FPGA之?dāng)?shù)碼鐘（下）

  • 　　圖中存在較多的模塊，因此在此將每個模塊的功能做簡單介紹： 　　另外，Clock_Control模塊為綜合模塊，內(nèi)部包含了時、分、秒、時鐘計數(shù)器模塊和時間設(shè)定模塊，該模塊的內(nèi)部結(jié)構(gòu)這里小梅哥不做過多介紹，詳細請參看代碼。 　　五、 代碼組織方式 　　本實驗主要學(xué)習(xí)由頂向下的設(shè)計流程，代碼均為常見風(fēng)格，這里不多做介紹。希望讀者能夠通過代碼架構(gòu)，學(xué)習(xí)領(lǐng)會這種自頂向下的設(shè)計結(jié)構(gòu)的優(yōu)勢。 　　六、 關(guān)鍵代碼解讀 　　本設(shè)計中，頂層模塊主要實現(xiàn)了各個模塊的例化和數(shù)碼管顯示使能的多路控制，相信看了圖4
  • 關(guān)鍵字： FPGA  數(shù)碼鐘  

談GPU的作用、原理及與CPU、DSP的區(qū)別

  • 　　GPU是顯示卡的“心臟”，也就相當(dāng)于CPU在電腦中的作用，它決定了該顯卡的檔次和大部分性能，同時也是2D顯示卡和3D顯示卡的區(qū)別依據(jù)。2D顯示芯片在處理3D圖像和特效時主要依賴CPU的處理能力，稱為“軟加速”。3D顯示芯片是將三維圖像和特效處理功能集中在顯示芯片內(nèi)，也即所謂的“硬件加速”功能。顯示芯片通常是顯示卡上最大的芯片(也是引腳最多的)。GPU使顯卡減少了對CPU的依賴，并進行部分原本CPU的工作，尤其是在3D圖形處理時。G
  • 關(guān)鍵字： CPU  DSP  
共9865條 143/658 |‹ « 141 142 143 144 145 146 147 148 149 150 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473