fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

DSP編程技巧之16-DSP里的數(shù)據(jù)類型，你都認(rèn)得它們么

　　DSP的C/C++編程時(shí)有多少種數(shù)據(jù)類型?float，double和long double，long和long long這些繞口的名字究竟有什么區(qū)別?數(shù)據(jù)類型使用不正確又會(huì)有什么后果?如果你感覺說不清楚，那我們來看看這些到底都是何方神圣吧：　　表1 C28x C/C++支持的數(shù)據(jù)類型 Ø 64位整數(shù)的處理　　從上面的表中，可以看出
關(guān)鍵字： DSP 數(shù)據(jù)類型 C/C++

DSP編程技巧之15-使用代碼優(yōu)化時(shí)必須考慮的五大問題

　　前面我們提到了使用編譯器的優(yōu)化選項(xiàng)進(jìn)行不同級(jí)別的代碼優(yōu)化的方法(請參考http://butianyuan.cn/article/203169.htm)。俗話說“好馬配好鞍”，即使我們有了強(qiáng)大的代碼優(yōu)化工具，使得我們書寫的符合ANSI/ISO C/C++的代碼能被高效執(zhí)行，我們在寫代碼時(shí)也要考慮到一些必要的原則，從而既能實(shí)現(xiàn)代碼的優(yōu)化，也能保證代碼的安全，使得優(yōu)化操作不會(huì)讓我們的代碼產(chǎn)生預(yù)期之外的結(jié)果。下面我們就來看一下在使用代碼優(yōu)化時(shí)，必須考慮的五大問題。　　1. 小心
關(guān)鍵字： DSP 代碼優(yōu)化 C/C++

一種DSP內(nèi)嵌DARAM的電路設(shè)計(jì)與ADvance MS仿真驗(yàn)證

　　摘要：介紹了一種DSP芯片內(nèi)嵌DARAM的電路結(jié)構(gòu)，詳細(xì)分析了接口電路中各個(gè)模塊的功能，包括地址譯碼電路，字線譯碼電路，位線選擇電路及控制電路四部分內(nèi)容。著重介紹了控制電路的原理，及如何實(shí)現(xiàn)一個(gè)周期“雙存取”的功能。利用數(shù)?；旌戏抡婀ぞ逜Dvance MS對整體電路進(jìn)行仿真，結(jié)果證明DARAM可以在一個(gè)時(shí)鐘周期內(nèi)完成一次讀和一次寫操作，實(shí)現(xiàn)預(yù)期的功能，為DSP設(shè)計(jì)乃至SOC的設(shè)計(jì)工作提供了參考。　　在復(fù)雜的系統(tǒng)級(jí)微處理器設(shè)計(jì)中，存儲(chǔ)器負(fù)責(zé)系統(tǒng)程序和數(shù)據(jù)的儲(chǔ)存，是整個(gè)系統(tǒng)的重
關(guān)鍵字： DSP DARAM ADvance

基于FPGA的高帶寬存儲(chǔ)接口設(shè)計(jì)

　　摘要：文中詳細(xì)地分析了Altera公司Cyclone V FPGA器件的硬核存儲(chǔ)控制器底層架構(gòu)和外部接口，并在此基礎(chǔ)上對Controller和PHY進(jìn)行了功能仿真。仿真結(jié)果表明硬核存儲(chǔ)控制器和PHY配合工作時(shí)的功能與設(shè)計(jì)預(yù)期相符，性能優(yōu)良，適合于在當(dāng)前FPGA的外部存儲(chǔ)帶寬需求日益增長的場合下應(yīng)用。　　如今，越來越多的應(yīng)用場景都需要FPGA能夠和外部存儲(chǔ)器之間建立數(shù)據(jù)傳輸通道，如視頻、圖像處理等領(lǐng)域，并且對數(shù)據(jù)傳輸通道的帶寬也提出了較大的需求，這就導(dǎo)致了FPGA和外部Memory接口的實(shí)際有效帶寬
關(guān)鍵字： FPGA Altera Cyclone V

萊迪思最新推出iCE40 Ultra產(chǎn)品系列加速移動(dòng)設(shè)備的“殺手級(jí)”功能定制

　　萊迪思半導(dǎo)體公司超低功耗、小尺寸、客制化解決方案的FPGA市場領(lǐng)導(dǎo)者，今日宣布推出iCE40 Ultra™產(chǎn)品系列，獨(dú)家集成了紅外遙控、條形碼、觸控、用戶識(shí)別、計(jì)步器等新興功能以及可供定制的極大靈活性，使消費(fèi)類移動(dòng)電子設(shè)備制造商能夠快速實(shí)現(xiàn)體現(xiàn)產(chǎn)品差異化的“殺手級(jí)”功能。　　相比競爭對手的解決方案，iCE40 Ultra FPGA在提供5倍更多功能的同時(shí)減小了30%的尺寸。并且相比以前的器件，功耗降低高達(dá)75%。上述優(yōu)勢為開發(fā)者們實(shí)現(xiàn)了更緊湊的設(shè)計(jì)布局和更長的電
關(guān)鍵字：萊迪思 FPGA iCE40 Ultra

基于車載CAN總線記錄儀的大容量存儲(chǔ)系統(tǒng)設(shè)計(jì)

　　引言　　CAN(Controller Area Network，控制器局域網(wǎng))總線是德國Bosch公司在20世紀(jì)80年代初，為了解決現(xiàn)代汽車中眾多的控制與測試儀器之間的數(shù)據(jù)交換而開發(fā)的一種串行數(shù)據(jù)通信協(xié)議。它的短幀數(shù)據(jù)結(jié)構(gòu)、非破壞性總線性仲裁技術(shù)以及靈活的通信方式適應(yīng)了汽車的實(shí)時(shí)性和可靠性要求，倍受汽車生產(chǎn)廠商的青睞。隨著汽車電子技術(shù)的發(fā)展，汽車上的ECU(Electronic Control Unit，電子控制單元)越來越多，如電控燃油噴射系統(tǒng)、防抱死制動(dòng)系統(tǒng)、防滑控制系統(tǒng)等，相應(yīng)的數(shù)據(jù)量也越來
關(guān)鍵字： CAN總線 FPGA MSP430

基于Nios II的視頻運(yùn)動(dòng)目標(biāo)檢測跟蹤系統(tǒng)設(shè)計(jì)

　　摘要：文章是以Nios II處理器為中心的視頻運(yùn)動(dòng)目標(biāo)檢測跟蹤系統(tǒng)，通過CMOS圖像傳感器采集視頻圖像信息，采用幀間差分法檢測運(yùn)動(dòng)目標(biāo)，形心跟蹤算法對目標(biāo)進(jìn)行跟蹤，最后在VGA顯示器上顯示視頻中運(yùn)動(dòng)物體。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)可達(dá)到運(yùn)動(dòng)目標(biāo)檢測跟蹤的理想結(jié)果。　　0 引言　　運(yùn)動(dòng)目標(biāo)檢測跟蹤就是將運(yùn)動(dòng)的目標(biāo)從視頻圖像序列中檢測出來，對其進(jìn)行跟蹤。在計(jì)算機(jī)視覺領(lǐng)域和智能視頻監(jiān)控系統(tǒng)中，目標(biāo)檢測與跟蹤系統(tǒng)是一個(gè)最要的研究內(nèi)容，該系統(tǒng)在很多領(lǐng)域中經(jīng)得到廣泛的應(yīng)用，例如在家庭住宅小區(qū)、智能交通、銀行、超
關(guān)鍵字： FPGA Nios II 圖像傳感器

美高森美提供全面的新型SmartFusion2 SoC FPGA評(píng)測工具套件

　　致力于提供功耗、安全、可靠與高性能半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司發(fā)布了新一代先進(jìn)的SmartFusion®2 SoC FPGA評(píng)測工具套件。新一代SmartFusion2評(píng)測工具套件是一款定位于易于使用、功能豐富、價(jià)格相宜的平臺(tái)，可讓設(shè)計(jì)人員快速、容易地加速其應(yīng)用的評(píng)測或樣品構(gòu)建。使用美高森美的主流SmartFusion2 FPGA器件，OEM廠商可以充分利用這些器件在同級(jí)中最低功耗、高可靠性性能和同級(jí)最佳安全性技術(shù)，來構(gòu)建高度差異化產(chǎn)品，并幫助他們贏得顯著的上市時(shí)間優(yōu)勢。　　一個(gè)
關(guān)鍵字：美高森美 SmartFusion2 FPGA

FPGA將存在于每個(gè)系統(tǒng)應(yīng)用中

　　 FPGA可以存在于任何系統(tǒng)應(yīng)用中　　問：Altera產(chǎn)品的應(yīng)用領(lǐng)域有哪些? 　　答：我們的FPGA可應(yīng)用于任何領(lǐng)域，從有線通信&無線通信，到工業(yè)、汽車、國防&汽車，還有計(jì)算、存儲(chǔ)%網(wǎng)絡(luò)領(lǐng)域等，為客戶提供系統(tǒng)級(jí)的解決方案。 ???????因?yàn)锳ltera提供的是可編程邏輯，所以更多的是提供通用芯片，而且在上面承載了軟件和一些應(yīng)用，是平臺(tái)式的解決方案，是客戶的系統(tǒng)級(jí)合作伙伴。　　問：高端產(chǎn)品占Alte
關(guān)鍵字： FPGA Altera 可編程邏輯

TVS擴(kuò)展在中國的測試與驗(yàn)證業(yè)務(wù)

　　TVS，領(lǐng)先的軟件測試和硬件驗(yàn)證服務(wù)提供商近期宣布，將繼續(xù)其全球業(yè)務(wù)擴(kuò)張的步伐。TVS與TopBrain Design Systems已正式簽署合作協(xié)議，TVS將通過在中國的合作伙伴TopBrain擴(kuò)展其在中國的產(chǎn)品與服務(wù)。TopBrain Design Systems是一家成立于中國境內(nèi)、為復(fù)雜電子產(chǎn)品設(shè)計(jì)的組織提供先進(jìn)驗(yàn)證解決方案的高科技公司。　　TVS最近在南韓和新加坡都贏得了客戶，在上述兩個(gè)地區(qū)TVS都開設(shè)了分支機(jī)構(gòu)，因此與TopBrain合作將更好的拓展TVS在亞洲的業(yè)務(wù)。　　Rog
關(guān)鍵字： TVS SOC FPGA

一種基于FPGA的智能小車設(shè)計(jì)方案

　　摘要：文中介紹了一種基于FPGA的智能小車設(shè)計(jì)方案，系統(tǒng)采用FPGA產(chǎn)生的PWM波調(diào)控小車速度，紅外線傳感器TCRT5000檢測路面上的黑色軌跡，井將檢測到的信號(hào)反饋給控制芯片F(xiàn)PCA，F(xiàn)PCA由采集到的信號(hào)發(fā)出指令，控制小車電機(jī)驅(qū)動(dòng)電路以調(diào)整行駛方向，從而使小車能夠沿著黑色軌跡自動(dòng)行駛，同時(shí)利用了超聲波模塊實(shí)時(shí)的檢測前邊的障礙物，實(shí)現(xiàn)了小車的避障循跡功能。　　隨著FPGA從可編程邏輯芯片升級(jí)為可編程系統(tǒng)級(jí)芯片，其在電路中的角色已經(jīng)從最初的邏輯膠合延伸到數(shù)字信號(hào)處理、接口、高密度運(yùn)算等廣闊的范圍，
關(guān)鍵字： FPGA 智能小車 CycloneⅡEP2 C5T

基于DSP和CDMA 2000的實(shí)時(shí)視頻無線傳輸系統(tǒng)設(shè)計(jì)

　　摘要：為了實(shí)現(xiàn)基于TMS320DM365編碼的實(shí)時(shí)視頻流通過CDMA2000 EVDO網(wǎng)絡(luò)傳輸后能夠流暢播放的功能，同時(shí)緩解視頻傳輸延遲和馬賽克現(xiàn)象，文中通過對CDMA2000 EVDO網(wǎng)絡(luò)傳輸過程中數(shù)據(jù)丟包率和時(shí)間抖動(dòng)等參數(shù)的分析和論證，提出了在視頻編碼發(fā)送端進(jìn)行速率整形以適應(yīng)網(wǎng)絡(luò)帶寬的方法。該方法主要是在視頻數(shù)據(jù)編碼完成后，通過CDMA2000 EVDO網(wǎng)絡(luò)發(fā)送時(shí)，對發(fā)送數(shù)據(jù)的速率做出了兩次平滑調(diào)整。其結(jié)果表明，該方法能有效的改善傳輸視頻的質(zhì)量，提升視頻的流暢性。　　現(xiàn)有CDMA2000 EV
關(guān)鍵字： DSP CDMA 2000 無線傳輸

基于ARM+FPGA的高速數(shù)據(jù)采集智能控制器設(shè)計(jì)

　　摘要：文章以嵌入式和數(shù)據(jù)采集技術(shù)為基礎(chǔ)，研究設(shè)計(jì)并實(shí)現(xiàn)了基于ARM+FPGA體系架構(gòu)面向高速實(shí)時(shí)數(shù)據(jù)采集應(yīng)用的一種實(shí)用新型智能控制器。本文闡述了主處理器ARM最小系統(tǒng)、協(xié)處理器FPGA最小系統(tǒng)和ARM與FPGA通信接口等硬件系統(tǒng)技術(shù)的實(shí)現(xiàn)，以及Linux FPGA字符設(shè)備驅(qū)動(dòng)程序開發(fā)、協(xié)處理器FPGA控制程序和主處理器ARM應(yīng)用程序設(shè)計(jì)。智能控制器運(yùn)用FPGA并行運(yùn)算處理結(jié)構(gòu)的優(yōu)勢，控制ADC進(jìn)行高速數(shù)據(jù)采集。FPGA還可配置成軟核處理器-Nios II嵌入式處理器，與ARM構(gòu)成雙核處理器系統(tǒng)。智能控
關(guān)鍵字： ARM FPGA 數(shù)據(jù)采集

AESA雷達(dá)信號(hào)處理及體系結(jié)構(gòu)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： FPGA GPU DAC驅(qū)動(dòng) AESA

基于MS320C6678的多路同步時(shí)鐘信號(hào)設(shè)計(jì)

　　摘要：多核數(shù)字信號(hào)處理器(DSP)具有豐富的外設(shè)接口，每個(gè)外設(shè)接口具有各自獨(dú)立的參考時(shí)鐘。由于多核DSP具有較快的數(shù)據(jù)處理能力，對外設(shè)接口的時(shí)鐘要求較高。當(dāng)多個(gè)接口協(xié)同工作時(shí)，對時(shí)鐘的同步要求較高。本文介紹了多核數(shù)字信號(hào)處理器丁MS320C6678的時(shí)鐘設(shè)計(jì)，通過時(shí)鐘芯片CDCM6208提供多路不同工作頻率的時(shí)鐘信號(hào)到DSP，文中介紹了時(shí)鐘芯片的初始化和設(shè)置以及詳細(xì)的軟硬件設(shè)計(jì)方法。　　引言　　多核處理器是最近快速發(fā)展的電子器件，單個(gè)芯片內(nèi)集成了多個(gè)同構(gòu)或者異構(gòu)的處理器，使得其計(jì)算處理能力得到
關(guān)鍵字： DSP MS320C6678 同步時(shí)鐘