fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

發(fā)展的FPGA促使電子技術(shù)不斷進(jìn)步

　　我大概是在上個(gè)世紀(jì)九十年代初，到香港去做EDA培訓(xùn)的時(shí)候，了解到賽靈思有一款FPGA。當(dāng)時(shí)我通過(guò)查電話本，找到貴公司，而且拿到了第一片F(xiàn)PGA回來(lái)。那個(gè)時(shí)候因?yàn)槌袚?dān)包括863項(xiàng)目要做芯片對(duì)我們來(lái)說(shuō)都非常難。一個(gè)是投資受不了，一個(gè)是頭一次見(jiàn)面，不見(jiàn)得拿回來(lái)就是成功的。　　在1994年9月1號(hào)，在清華大學(xué)成立了中國(guó)大陸第一個(gè)賽靈思培訓(xùn)中心。我們清華大學(xué)系館門(mén)口牌子最后一共掛到26塊，那么賽靈思是第五塊，所以還是比較早地進(jìn)入了中國(guó)。當(dāng)時(shí)由我和楊飛將這個(gè)培訓(xùn)中心辦起來(lái)的。大約在96年，我們舉辦了國(guó)內(nèi)第一屆
關(guān)鍵字： EDA 賽靈思 FPGA

基于教育機(jī)器人硬件平臺(tái)的智能小車設(shè)計(jì)

智能機(jī)器人作為一個(gè)高新科技的綜合體，直接反應(yīng)了一個(gè)國(guó)家信息技術(shù)的發(fā)展水平，受到了社會(huì)各界的高度重視。智能機(jī)器人涉及了信息技術(shù)的幾乎所用內(nèi)容，可以讓學(xué)生接觸并看到信息技術(shù)的全景，并且智能機(jī)器人是信息技術(shù)的開(kāi)放平臺(tái)，學(xué)生可以充分發(fā)揮想象力去開(kāi)發(fā)各種智能裝置，從而培養(yǎng)學(xué)生對(duì)信息技術(shù)的開(kāi)發(fā)能力，在開(kāi)發(fā)過(guò)程中，培養(yǎng)各種能力，激發(fā)學(xué)生的興趣。本文設(shè)計(jì)的以智能小車為載體的基于TMS320LF2407A教育機(jī)器人硬件平臺(tái)，包括電源模塊和電機(jī)驅(qū)動(dòng)模塊電路設(shè)計(jì)，并集成了紅外和光敏傳感器和無(wú)線數(shù)據(jù)傳輸模塊，通過(guò)軟件設(shè)計(jì)可實(shí)
關(guān)鍵字： DSP TMS320LF2407A

基于DSP+SPWM的變頻器設(shè)計(jì)及實(shí)現(xiàn)

常見(jiàn)的AC/DC/AC變頻器，是對(duì)輸出部分進(jìn)行變頻、變壓調(diào)節(jié)，而且在多種逆變控制技術(shù)中，應(yīng)用最廣泛的一種逆變控制技術(shù)是正弦脈寬調(diào)制(SPWM)技術(shù)。在變頻調(diào)速系統(tǒng)中，應(yīng)用DSP作為控制芯片以實(shí)現(xiàn)數(shù)字化控制，它既提高了系統(tǒng)可靠性，又使系統(tǒng)的控制精度高、實(shí)時(shí)性強(qiáng)、硬件簡(jiǎn)單、軟件編程容易，是變頻調(diào)速系統(tǒng)中最有發(fā)展前景的研究方向之一。 TMS320LF2407A芯片簡(jiǎn)介 TMS320LF2407A 是TI公司專為電機(jī)控制而設(shè)計(jì)的單片DSP控制器。它具有高性能的C2XLP內(nèi)核，采用改進(jìn)的哈佛結(jié)構(gòu)，四級(jí)流水線操作
關(guān)鍵字： DSP SPWM

一種基于VHDL的洗衣機(jī)控制器設(shè)計(jì)

摘要：為降低設(shè)計(jì)成本，縮短設(shè)計(jì)周期，提出一種基于VHDL的洗衣機(jī)控制器的設(shè)計(jì)方案。該方案采用模塊化的設(shè)計(jì)思想，并使用狀態(tài)機(jī)完成控制模塊的設(shè)計(jì)。整個(gè)系統(tǒng)在QuartusⅡ開(kāi)發(fā)平臺(tái)上完成設(shè)計(jì)、編譯和仿真，并在FPGA硬件實(shí)驗(yàn)箱上進(jìn)行測(cè)試。仿真波形和測(cè)試結(jié)果均表明該設(shè)計(jì)方案切實(shí)可行。為提高洗衣機(jī)控制系統(tǒng)的智能性，以及定時(shí)和轉(zhuǎn)速的精確度，目前洗衣機(jī)控制系統(tǒng)通常采用數(shù)字電路而不是傳統(tǒng)的機(jī)械式控制。隨著EDA(Electronic Design Automation，電子設(shè)計(jì)自動(dòng)化)技術(shù)的發(fā)展，采用硬件描述語(yǔ)言在
關(guān)鍵字： FPGA VHDL

基于FPGA+DSP的頻譜監(jiān)測(cè)儀設(shè)計(jì)及實(shí)現(xiàn)

隨著微波技術(shù)的廣泛發(fā)展，空間和地面電磁環(huán)境越來(lái)越復(fù)雜，無(wú)線電頻譜資源作為公共資源的一種，需要頻譜管理部門(mén)進(jìn)行有效的分配和監(jiān)控。特別是在頻帶日益擁擠、自然和人為干擾日益增大的情況下，頻譜監(jiān)測(cè)系統(tǒng)有必要進(jìn)行監(jiān)測(cè)，檢測(cè)存在的干擾，以便采取措施將影響降至最低，確保頻譜資源得到合理的利用。電磁頻譜監(jiān)測(cè)分析儀是應(yīng)對(duì)當(dāng)前電磁信號(hào)頻譜檢測(cè)挑戰(zhàn)，兼?zhèn)涓叻直媛屎透咚阉魉俣鹊臋z測(cè)設(shè)備。頻率分辨率的提高意味著幅度檢測(cè)靈敏度和頻率分辨能力雙提升、因此其高分辨率、高速掃描的特點(diǎn)意味著在電磁信號(hào)檢測(cè)領(lǐng)域擁有強(qiáng)大的檢測(cè)效率。本系統(tǒng)采
關(guān)鍵字： FPGA DSP

一種基于ARM+DSP的音頻處理系統(tǒng)設(shè)計(jì)方案

1引言隨著計(jì)算機(jī)技術(shù)、電子技術(shù)和通信技術(shù)的迅猛發(fā)展，音頻處理技術(shù)也在眾多領(lǐng)域得到廣泛應(yīng)用。如通信領(lǐng)域中的手機(jī)、IP電話，消費(fèi)類電子產(chǎn)品中的MP3和CD播放器以及控制領(lǐng)域中的語(yǔ)音識(shí)別、聲控系統(tǒng)等[1].針對(duì)DSP強(qiáng)大的數(shù)字信號(hào)處理能力和ARM處理器良好的實(shí)時(shí)性能，結(jié)合音頻編解碼芯片TLV320AIC23的接口特點(diǎn)，本文闡述了由三者組成的音頻處理系統(tǒng)的硬件接口設(shè)計(jì)和軟件編程，提供了有效和實(shí)用的音頻處理系統(tǒng)方案。 TLV320AIC23(簡(jiǎn)稱AIC23)是TI公司的一款高性能立體聲音頻編解碼器Codec芯
關(guān)鍵字： ARM DSP

基于FPGA+DSP的紅外信息數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)

現(xiàn)代空戰(zhàn)中，光電對(duì)抗裝備在戰(zhàn)爭(zhēng)中扮演著重要的角色，而紅外偵測(cè)與跟蹤系統(tǒng)由于采用的無(wú)源探測(cè)技術(shù)，因此與雷達(dá)等主動(dòng)探測(cè)系統(tǒng)相比具有隱身性強(qiáng)、抗干擾能力好和小型化程度高等優(yōu)點(diǎn)，受到業(yè)內(nèi)的關(guān)注。新一代紅外成像導(dǎo)引系統(tǒng)須具備高精度、處理速度快、實(shí)時(shí)性強(qiáng)且反應(yīng)時(shí)間短等特點(diǎn)，這便要求圖像處理計(jì)算機(jī)能滿足圖像處理中大數(shù)據(jù)量、復(fù)雜運(yùn)算、實(shí)時(shí)性強(qiáng)、高傳輸率和穩(wěn)定可靠等要求。文中從工作原理、硬件及軟件3個(gè)方面介紹了基于DSP和FPGA芯片的紅外信息數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)方法。 1紅外制導(dǎo)控制系統(tǒng)硬件總體設(shè)計(jì) 紅外信息數(shù)據(jù)處理系統(tǒng)
關(guān)鍵字： FPGA DSP

基于FPGA的定時(shí)同步算法設(shè)計(jì)

摘要文中對(duì)適用于高速突發(fā)通信的基于數(shù)字濾波平方的定時(shí)同步算法進(jìn)行了研究。通過(guò)對(duì)在高速數(shù)據(jù)傳輸通信中，該定時(shí)同步環(huán)路的定時(shí)誤差估計(jì)模塊進(jìn)行并行結(jié)構(gòu)實(shí)現(xiàn)，大幅降低了系統(tǒng)對(duì)于時(shí)鐘的要求，且更加易于實(shí)現(xiàn);將文中所提定時(shí)控制部分與其他文獻(xiàn)中的方法做了對(duì)比，表明所用方法可以達(dá)到更好的效果。最后進(jìn)行的Matlab仿真以及硬件實(shí)現(xiàn)，結(jié)果表明，該環(huán)路可以實(shí)現(xiàn)突發(fā)與非突發(fā)情況下的高速數(shù)傳定時(shí)同步。目前，數(shù)字通信系統(tǒng)正向高速全數(shù)字化方向發(fā)展。在全數(shù)字接收機(jī)定時(shí)同步中，主要包括兩個(gè)關(guān)鍵點(diǎn)：定時(shí)誤差估計(jì)和定時(shí)控制。傳統(tǒng)的定時(shí)
關(guān)鍵字： FPGA Gardner

一種基于FPGA的QC_LDPC碼的譯碼器設(shè)計(jì)

摘要針對(duì)QC_LDPC碼的短環(huán)對(duì)碼性能的重要影響，采用了1種圍數(shù)為8的QC_LDPC碼設(shè)計(jì)。算法首先分別對(duì)3個(gè)不同的子矩陣進(jìn)行移位運(yùn)算，每個(gè)子矩陣分別與它們移位后生成的子矩陣共同組合形成1個(gè)新的子矩陣，然后再將新生成的3個(gè)子矩陣組合成1個(gè)矩陣構(gòu)成基陣，最后將該矩陣轉(zhuǎn)置后用單位矩陣及其移位矩陣隨機(jī)擴(kuò)展即可得到所需校驗(yàn)矩陣。根據(jù)該校驗(yàn)矩陣的特殊結(jié)構(gòu)，采用分層迭代譯碼算法，選用Altera公司的Stratix III系列FPGA，實(shí)現(xiàn)碼率為1/2、碼長(zhǎng)為3456的正規(guī)(3，6)QC_LDPC碼譯碼器的布局布線
關(guān)鍵字： FPGA QC_LDPC

DSP編程技巧之11-揭開(kāi)編譯器神秘面紗之文件、目錄與擴(kuò)展名

　　前面講了很多次和優(yōu)化、匯編這些相關(guān)的選項(xiàng)，如果以前接觸這些概念少的話，難免是云里霧里迷惑半天，需要多多練習(xí)、嘗試才能加深理解。所以這次換一些容易理解的，包括文件類型、目錄結(jié)構(gòu)、擴(kuò)展名等。這些概念并不新鮮，因?yàn)樗鼈兘M成了操作系統(tǒng)里面最基本的文件管理功能。在一個(gè)工程中包含的文件較少的時(shí)候，這些元素在編程環(huán)境例如CCS3.3里的管理并不復(fù)雜，大不了把所有要用到的文件都拷到同一個(gè)目錄下然后添加進(jìn)工程就行了。但是在更復(fù)雜的工程和更高級(jí)版本的編程環(huán)境里，例如在CCS5.x甚至剛剛推出的CCS6.x里，工程的管理看
關(guān)鍵字： DSP 嵌入式匯編器

基于FPGA的北斗QPSK信號(hào)調(diào)制器設(shè)計(jì)

摘要為研制北斗衛(wèi)星導(dǎo)航模擬信號(hào)源，設(shè)計(jì)實(shí)現(xiàn)了北斗QPSK信號(hào)調(diào)制器。文中在分析了北斗衛(wèi)星導(dǎo)航系統(tǒng)B1頻段信號(hào)的正交相移鍵控調(diào)制信號(hào)的基礎(chǔ)上，基于軟件無(wú)線電的思想，在FPGA硬件平臺(tái)上實(shí)現(xiàn)了QPSK信號(hào)調(diào)制器，通過(guò)功率譜測(cè)試，QPSK解調(diào)和簡(jiǎn)單串口信息傳輸，驗(yàn)證了調(diào)制解調(diào)硬件單元的正確性。北斗衛(wèi)星導(dǎo)航系統(tǒng)(BeiDou Navigation SatelliteSystem)是我國(guó)正在實(shí)施的自主研發(fā)、完全獨(dú)立運(yùn)行的全球衛(wèi)星導(dǎo)航系統(tǒng)，有著廣泛的應(yīng)用前景。北斗衛(wèi)星導(dǎo)航系統(tǒng)信號(hào)采用正交相移鍵控(QPSK)調(diào)制
關(guān)鍵字： FPGA QPSK

基于TMS320C6455的外部FLASH自動(dòng)加載設(shè)計(jì)

摘要為實(shí)現(xiàn)數(shù)字信號(hào)處理器的加栽，介紹了的各種加載模式，尤其是對(duì)外部ROM的引導(dǎo)方式，以及一種無(wú)需數(shù)據(jù)轉(zhuǎn)換即可通過(guò)數(shù)據(jù)加載將用戶程序?qū)懭隖lash的方法。以TMS320C6455為例，同時(shí)結(jié)合LED燈閃爍實(shí)例驗(yàn)證自動(dòng)加載的可行性。數(shù)字信號(hào)處理器(DSP)在數(shù)字信號(hào)處理中有著廣泛的應(yīng)用，尤其是與FPGA結(jié)合的設(shè)計(jì)，增加了應(yīng)用的靈活性和可升級(jí)性，能夠充分發(fā)揮其信號(hào)處理的優(yōu)越性。在設(shè)計(jì)以DSP為處理器的信號(hào)處理模塊時(shí)，DSP的加載方式是必須考慮的問(wèn)題。本文將以TMS320C6455為例來(lái)研究DSP的自動(dòng)加載
關(guān)鍵字： DSP MS320C6455

一種基于DM648和FPGA構(gòu)架的圖像處理方案

摘要：介紹了一種基于DM648和FPGA構(gòu)架的圖像處理方案，闡述了圖像處理模塊的組成原理和結(jié)構(gòu)，并對(duì)模塊內(nèi)部電路設(shè)計(jì)和FPGA內(nèi)部圖像處理邏輯進(jìn)行了重點(diǎn)介紹。木文設(shè)計(jì)的圖像處理模塊能夠支持對(duì)高清視頻圖像的切割、縮放、疊加和切換等算法處理。隨著數(shù)字化時(shí)代的到來(lái)，視頻圖像處理作為數(shù)字化的重要組成部分越來(lái)越重要，特別是對(duì)高清視頻的處理技術(shù)已經(jīng)成為業(yè)界的研究熱點(diǎn)。本文針對(duì)視頻處理技術(shù)的特點(diǎn)提出了一種支持多種視頻輸入輸出接口的視頻圖像處理硬件解決方案。 1 總體結(jié)構(gòu)及硬件設(shè)計(jì) 1.1 總體結(jié)構(gòu) 本文設(shè)計(jì)的
關(guān)鍵字： FPGA DM648

Altera客戶樹(shù)立業(yè)界里程碑—采用Stratix 10 FPGA和SoC，內(nèi)核性能提高了兩倍

　　Altera公司 (Nasdaq: ALTR)于2014年5月7日宣布，與前一代高性能可編程器件相比，Stratix? 10 FPGA和SoC客戶設(shè)計(jì)的內(nèi)核性能成功提高了兩倍。Altera與幾家早期試用客戶在多個(gè)市場(chǎng)領(lǐng)域密切合作，使用Stratix 10性能評(píng)估工具測(cè)試了他們的下一代設(shè)計(jì)。客戶所體會(huì)到的FPGA內(nèi)核性能突破源自Intel 14 nm三柵極工藝技術(shù)以及革命性的Stratix 10 HyperFlex?體系結(jié)構(gòu)。　　HyperFlex是Altera為Strati
關(guān)鍵字： Altera FPGA SoC