fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

Xilinx宣布隆重推出賽靈思基礎(chǔ)目標(biāo)設(shè)計(jì)平臺(tái)

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠(chǎng)商賽靈思公司(Xilinx,?Inc.?)日前宣布隆重推出賽靈思基礎(chǔ)目標(biāo)設(shè)計(jì)平臺(tái)，?致力于加速基于其Virtex?-6?和?Spartan?-6?現(xiàn)場(chǎng)可編程門(mén)陣列?(FPGA)?的片上系統(tǒng)?(SoC)?解決方案的開(kāi)發(fā)。這款基礎(chǔ)級(jí)目標(biāo)設(shè)計(jì)平臺(tái)在完全集成的評(píng)估套件中融合了?ISE??設(shè)計(jì)套件?11.2版本、擴(kuò)展的IP系列以及面向Virtex-6或Sp
關(guān)鍵字： Xilinx Virtex FPGA SoC

Xilinx向DSP又邁一步，Spartan-DSP出臺(tái)

　　4月16日，Xilinx宣布首次推出低成本?Spartan-DSP?系列產(chǎn)品以及相應(yīng)的開(kāi)發(fā)板和增強(qiáng)設(shè)計(jì)軟件。該芯片提供了高達(dá)20GMACS(每秒十億次乘法累計(jì))的DSP功能，而價(jià)格不到30美元。與同類(lèi)高性能可配置DSP器件相比，該系列產(chǎn)品的動(dòng)態(tài)功耗降低多達(dá)50%。新推出Spartan-DSP系列之后，Xilinx的XtremeDSP產(chǎn)品線(xiàn)就有了三個(gè)針對(duì)DSP優(yōu)化的平臺(tái)，這樣，工程師能夠選擇滿(mǎn)意的器件性能組合來(lái)滿(mǎn)足其應(yīng)用要求，并可方便地實(shí)現(xiàn)不同平臺(tái)間的設(shè)計(jì)移植?！　∽鳛镾partan
關(guān)鍵字： Xilinx DSP 單片機(jī) 嵌入式系統(tǒng)

Xilinx推出全球性能最高的可配置DSP解決方案

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠(chǎng)商賽靈思公司日前宣布其屢獲殊榮的65nm?Virtex-5?SXT?FPGA平臺(tái)新增針對(duì)高性能數(shù)字信號(hào)處理(DSP)而優(yōu)化的Virtex?-5?SXT240T器件。該器件高達(dá)528GMACs的乘法累加性能和超過(guò)190?GFLOPS的單精度浮點(diǎn)DSP性能，為廣播視頻、醫(yī)療成像、無(wú)線(xiàn)通信、國(guó)防和高性能計(jì)算等應(yīng)用的開(kāi)發(fā)人員提供了全球性能最高的可配置DSP解決方案?！　　爸С指叻直媛?HD)視頻的廣播設(shè)備制造商要求比標(biāo)準(zhǔn)分辨率(SD
關(guān)鍵字： Xilinx DSP 賽靈思無(wú)線(xiàn)通信

Xilinx推出全球首個(gè)用于構(gòu)建40Gb和100Gb 電信設(shè)備的單片F(xiàn)PGA解決方案

　　賽靈思公司日前宣布，為開(kāi)發(fā)下一代以太網(wǎng)橋接和交換解決方案的電信設(shè)備生產(chǎn)商推出全球第一款單片?FPGA?解決方案。賽靈思公司進(jìn)一步擴(kuò)展其業(yè)界領(lǐng)先的高性能?65?nm?系列現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)產(chǎn)品，推出Virtex?-5?TXT?平臺(tái)，旨在進(jìn)一步推動(dòng)40G/100G以太網(wǎng)市場(chǎng)的創(chuàng)新和增長(zhǎng)。Virtex-5?TXT?平臺(tái)包括兩款器件，在目前所有?FPGA?產(chǎn)品中提供了最多數(shù)量的?6
關(guān)鍵字： Xilinx FPGA Virtex-5 TXT 電信設(shè)備

Xilinx進(jìn)駐北京新址并宣布成立中國(guó)研發(fā)中心

　　全球可編程平臺(tái)領(lǐng)導(dǎo)廠(chǎng)商賽靈思公司?(Xilinx,?Inc.)日前在進(jìn)駐北京新址的慶典上,強(qiáng)調(diào)其對(duì)高增長(zhǎng)的中國(guó)市場(chǎng)的承諾。該公司不斷擴(kuò)大其在亞太地區(qū)的影響力，包括開(kāi)設(shè)研發(fā)中心，并將本地銷(xiāo)售、市場(chǎng)營(yíng)銷(xiāo)和應(yīng)用工程設(shè)計(jì)等業(yè)務(wù)整合到統(tǒng)一的辦公地點(diǎn)。新址面積達(dá)?2,000?平米，將為北京本地、整個(gè)亞太區(qū)乃至跨國(guó)客戶(hù)提供強(qiáng)有力的支持?！　淖笾劣?，?北京化工大學(xué)教授何賓，?賽靈思軟件研發(fā)總監(jiān)宋傳華博士，?全球研發(fā)高級(jí)總監(jiān)Devadas，&nbs
關(guān)鍵字： Xilinx 可編程平臺(tái) FPGA，(AMS

一種單通道DRFM的基帶干擾源設(shè)計(jì)

摘要通過(guò)對(duì)單通道數(shù)字射頻存儲(chǔ)器的原理和結(jié)構(gòu)分析，總結(jié)了單通道數(shù)字射頻存儲(chǔ)器的優(yōu)缺點(diǎn)，并基于單通道數(shù)字射頻存儲(chǔ)結(jié)構(gòu)，引入DSP模塊設(shè)計(jì)了一種基帶干擾源，實(shí)現(xiàn)了對(duì)寬帶信號(hào)的處理。關(guān)鍵詞數(shù)字射頻存儲(chǔ)器;基帶干擾源;數(shù)字信號(hào)處理現(xiàn)代新型雷達(dá)普遍采用匹配接收和相參信號(hào)處理技術(shù)，因此具有優(yōu)秀的目標(biāo)檢測(cè)、識(shí)別和跟蹤能力，同時(shí)具有良好抗干擾性能。使用傳統(tǒng)噪聲干擾信號(hào)對(duì)相參雷達(dá)進(jìn)行干擾，由于干擾信號(hào)不相參，能量利用率低、干擾效果差，迫使噪聲干擾機(jī)過(guò)度提高發(fā)射功率，為系統(tǒng)工程實(shí)現(xiàn)帶來(lái)困擾。因此，需要研究相參干擾技
關(guān)鍵字： DSP DRFM

基于FPGA+MATLAB的串行多階FIR濾波器設(shè)計(jì)

摘要 FIR濾波器的設(shè)計(jì)分為濾波器系數(shù)計(jì)算和濾波器結(jié)構(gòu)的具體兩個(gè)部分。為說(shuō)明使用FPGA實(shí)現(xiàn)FIR的靈活性，文中列舉了一個(gè)多階串行FIR濾波器實(shí)例，并給出主要的源代碼和相關(guān)模塊的時(shí)序和功能說(shuō)明，最后使用Matlab和Quartusii聯(lián)合仿真驗(yàn)證了FPGA硬濾波器工程的正確性。關(guān)鍵詞 FPGA;FIR數(shù)字濾波器;Matlab;仿真數(shù)字濾波器是用于過(guò)濾時(shí)間離散信號(hào)的數(shù)字系統(tǒng)，通過(guò)對(duì)抽樣數(shù)據(jù)進(jìn)行數(shù)學(xué)處理達(dá)到頻域?yàn)V波的目的。根據(jù)單位沖激響應(yīng)函數(shù)的時(shí)域特性可分為兩類(lèi)：無(wú)限沖激響應(yīng)(Infinite Imp
關(guān)鍵字： FPGA MATLAB

基于FPGA+DSP的多通道單端／差分信號(hào)采集系統(tǒng)設(shè)計(jì)

摘要介紹了一種基于DSP+FPGA的平臺(tái)，主要利用ADS8517AD轉(zhuǎn)換芯片構(gòu)成的具有32路單端通道或16路差分通道的信號(hào)采集存儲(chǔ)系統(tǒng)，該系統(tǒng)通道可以選擇切換，且采樣率也可以改變，具有較強(qiáng)的靈活性。關(guān)鍵詞 DSP;FPGA;ADS8517;通道切換在信號(hào)處理過(guò)程中，經(jīng)常采用DSP+FPGA協(xié)同處理的方法。是因?yàn)镈SP雖然可以實(shí)現(xiàn)較高速率的信號(hào)采集，但其指令更適于實(shí)現(xiàn)算法而不是邏輯控制，其外部接口的通用性較差。而FPGA時(shí)鐘頻率高、內(nèi)部延時(shí)小，全部控制邏輯由硬件完成，速度快、效率高，適合于大數(shù)據(jù)量
關(guān)鍵字： FPGA DSP

基于NiosII軟核的圖形用戶(hù)接口設(shè)計(jì)

摘要采用SOPC可編程片上系統(tǒng)技術(shù)，將NiosII32位處理器軟核嵌入到FPGA現(xiàn)場(chǎng)可編程門(mén)陣列中。通過(guò)VGA顯示控制模塊，構(gòu)建VGA顯示系統(tǒng)，該系統(tǒng)具有體積小、功耗低、可靠性強(qiáng)等特點(diǎn)。同時(shí)，通過(guò)軟硬件結(jié)合設(shè)計(jì)，使得系統(tǒng)更有利于修改和重復(fù)使用。關(guān)鍵詞 SOPC;VGA控制;NiosII;FPGA 隨著大規(guī)模集成電路技術(shù)的不斷發(fā)展，嵌入式計(jì)算機(jī)系統(tǒng)開(kāi)始從MCU逐步過(guò)渡到SOC的新階段。SOPC是一種靈活、高效的SOC解決方案。其集成了處理器、存儲(chǔ)器、各種外圍設(shè)備等系統(tǒng)設(shè)計(jì)需要的部件，構(gòu)建成一個(gè)可編程
關(guān)鍵字： FPGA NiosII

DSP編程技巧之9-揭開(kāi)編譯器神秘面紗之鉤子函數(shù)與庫(kù)函數(shù)

　　鉤子函數(shù)(hook?function)是在進(jìn)入程序中的函數(shù)或者退出函數(shù)時(shí)調(diào)用的程序。它們的用途包括：調(diào)試(debug)、跟蹤(trace)、評(píng)估(profile)以及堆棧溢出的檢測(cè)等。我們可以通過(guò)表1中的選項(xiàng)對(duì)鉤子函數(shù)的使用進(jìn)行控制。　　表1?入口/出口鉤子函數(shù)選項(xiàng)?　　關(guān)于鉤子函數(shù)，在CCS的編譯器里還有以下的幾個(gè)規(guī)則可以補(bǔ)充說(shuō)明一下：　　1.?使能鉤子函數(shù)選項(xiàng)的話(huà)，會(huì)默認(rèn)使用表1中的定義方法創(chuàng)建鉤子函數(shù)的隱式聲明。此時(shí)如果我們要聲明或者定義鉤子函數(shù)的功能的話(huà)
關(guān)鍵字： DSP CCS C++

Altera宣布為高性能FPGA提供高效的電源轉(zhuǎn)換解決方案

　　Altera公司日前宣布開(kāi)始提供新款電源轉(zhuǎn)換解決方案，方便了電路板開(kāi)發(fā)人員設(shè)計(jì)負(fù)載點(diǎn)電源方案，以最低的系統(tǒng)功耗實(shí)現(xiàn)FPGA最佳性能。新款電源轉(zhuǎn)換解決方案包括單片40A驅(qū)動(dòng)器和同步MOSFET電源，經(jīng)過(guò)優(yōu)化，可以滿(mǎn)足Altera高性能Stratix??V、Arria??10以及Stratix??10?FPGA和SoC的核心需求。當(dāng)系統(tǒng)設(shè)計(jì)人員需要將高性能FPGA集成到系統(tǒng)中時(shí)，它為系統(tǒng)設(shè)計(jì)人員提供了高效的高密度電源轉(zhuǎn)換方案?！　⌒驴铍娫?型號(hào)ET4040)滿(mǎn)足了高
關(guān)鍵字： Altera FPGA ET4040

一種基于FPGA和DSP的圖行顯示控制系統(tǒng)設(shè)計(jì)

摘要提出了一種基于DSP和FPGA的圖行顯示控制系統(tǒng)，以及系統(tǒng)各部分的設(shè)計(jì)方法和思想。硬件上充分利用DSP高速計(jì)算和FPGA并行處理特點(diǎn);軟件上給出了圖形圖像、漢字字符等的驅(qū)動(dòng)函數(shù)。通過(guò)鍵盤(pán)輸入和圖形圖像顯示的功能，系統(tǒng)驗(yàn)證表明，系統(tǒng)可以滿(mǎn)足圖像、正弦波、三角波等較為復(fù)雜的動(dòng)態(tài)圖形的顯示，效果良好。關(guān)鍵詞 DSP;FPGA;圖像顯示控制隨著現(xiàn)代電子信息技術(shù)的發(fā)展，人機(jī)交互、圖形圖像數(shù)據(jù)的輸出顯示在系統(tǒng)設(shè)計(jì)中越來(lái)越重要，一方面要求各種參數(shù)的輸入，另一方面要求將數(shù)據(jù)結(jié)構(gòu)顯示出來(lái)。文中設(shè)計(jì)的基于DSP
關(guān)鍵字： FPGA DSP

基于軟核NiosⅡ的實(shí)時(shí)人臉檢測(cè)系統(tǒng)

摘要基于FPGA內(nèi)嵌的NiosⅡ處理器，設(shè)計(jì)了一個(gè)實(shí)時(shí)人臉檢測(cè)系統(tǒng)。介紹了基于Haar特征的AdaBoost人臉檢測(cè)算法，描述了依據(jù)AdaBoost算法的人臉檢測(cè)軟件實(shí)現(xiàn)過(guò)程，最后在以Altera公司CycloneⅡ系列EP2C70為核心芯片的DE-2開(kāi)發(fā)平臺(tái)上，對(duì)檢測(cè)系統(tǒng)進(jìn)行了整體設(shè)計(jì)。測(cè)試結(jié)果表明，系統(tǒng)有較高的檢測(cè)率，可以滿(mǎn)足實(shí)時(shí)人臉檢測(cè)的要求。關(guān)鍵詞人臉檢測(cè);FPGA;AdaBoost算法;分類(lèi)器人臉檢測(cè)是指在圖像中判斷是否有人臉存在，并且將檢測(cè)到的人臉部分在圖像中標(biāo)識(shí)出來(lái)的過(guò)程。作為人
關(guān)鍵字： FPGA NiosⅡ

一種基于FPGA的無(wú)人機(jī)控制器設(shè)計(jì)方案

摘要：根據(jù)無(wú)人機(jī)系統(tǒng)的控制特點(diǎn)，提出了一種基于FPGA的無(wú)人機(jī)控制器設(shè)計(jì)方案，并完成了該方案的軟硬件設(shè)計(jì)。該方案將鍵盤(pán)掃描、AD采樣、指令編碼與顯示和指令異步串行發(fā)送等功能模塊集成到FPGA內(nèi)部，簡(jiǎn)化了控制器硬件結(jié)構(gòu)。實(shí)際應(yīng)用表明，該無(wú)人機(jī)控制器具有指令群延時(shí)低、功能可擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)，能夠滿(mǎn)足使用要求。關(guān)鍵詞：無(wú)人機(jī)控制器;FPFG;鍵盤(pán)掃描;UART 無(wú)人機(jī)的飛行控制和機(jī)載電子設(shè)備的控制指令主要通過(guò)地面控制計(jì)算機(jī)中的軟件或者無(wú)人機(jī)控制器產(chǎn)生，這兩種相互獨(dú)立的控制方式互為備份。而無(wú)人機(jī)控制器主要由硬
關(guān)鍵字： FPGA UART

基于A(yíng)RM7和FPGA的多軸控制器設(shè)計(jì)

摘要：介紹了一種基于FPGA的多軸控制器，控制器主要由ARM7(LPC2214)和FPGA(EP2C5T144C8)及其外圍電路組成，用于同時(shí)控制多路電機(jī)的運(yùn)動(dòng)。利用Verilog HDL硬件描述語(yǔ)言在FPGA中實(shí)現(xiàn)了電機(jī)控制邏輯，主要包括脈沖控制信號(hào)產(chǎn)生、加減速控制、編碼器反饋信號(hào)的辨向和細(xì)分、絕對(duì)位移記錄、限位信號(hào)保護(hù)邏輯等。論文中給出了FPGA內(nèi)部一些核心邏輯單元的實(shí)現(xiàn)，并利用QuartusⅡ、Modelsim SE軟件對(duì)關(guān)鍵邏輯及時(shí)序進(jìn)行了仿真。實(shí)際使用表明該控制器可以很好控制多軸電機(jī)的運(yùn)動(dòng)，并且
關(guān)鍵字： ARM7 FPGA