首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> fpga-pwm

Lattice MXO2: 按鍵消抖

  • 按鍵消抖在之前的實驗中我們學(xué)習(xí)了如何用按鍵作為FPGA的輸入控制,在本實驗中將學(xué)習(xí)如何進(jìn)行按鍵消抖,用按鍵完成更多的功能。硬件說明按鍵是一種常用的電子開關(guān),電子設(shè)計中不可缺少的輸入設(shè)備。當(dāng)按下時使開關(guān)導(dǎo)通,松開時則開關(guān)斷開,內(nèi)部結(jié)構(gòu)是靠金屬彈片來實現(xiàn)通斷。按鍵抖動的原理抖動的產(chǎn)生 :通常的按鍵所用的開關(guān)為機(jī)械彈性開關(guān),當(dāng)機(jī)械觸點(diǎn)斷開、閉合時,由于機(jī)械觸點(diǎn)的彈性作用,一個按鍵開關(guān)在閉合時不會馬上穩(wěn)定地接通,在斷開時也不會一下子斷開。因而在閉合及斷開的瞬間均伴隨有一連串的抖動,為了不產(chǎn)生這種現(xiàn)象而作的措施就是
  • 關(guān)鍵字: 消抖  FPGA  Lattice Diamond  小腳丫  

Altera MAX10: LED流水燈

  • 在時鐘分頻實驗中我們練習(xí)了如何處理時鐘,接下來我們要學(xué)習(xí)如何利用時鐘來完成時序邏輯。====硬件說明====流水燈實現(xiàn)是很常見的一個實驗,雖然邏輯比較簡單,但是里面也包含了實現(xiàn)時序邏輯的基本思想。要用FPGA實現(xiàn)流水燈有很多種方法,在這里我們會用兩種不同的方法實現(xiàn)。1,模塊化設(shè)計:在之前的實驗中我們做了3-8譯碼器和時鐘分頻,如果把這兩個結(jié)合起來,我們就能搭建一個自動操作的流水LED顯示??驁D如下:2,循環(huán)賦值:這是一種很簡潔的實現(xiàn)流水燈效果邏輯,就是定義一個8位的變量,在每個時鐘上升沿將最低位賦值給最高
  • 關(guān)鍵字: 流水燈  FPGA  Lattice Diamond  小腳丫  

Lattice MXO2: LED流水燈

  • 在時鐘分頻實驗中我們練習(xí)了如何處理時鐘,接下來我們要學(xué)習(xí)如何利用時鐘來完成時序邏輯。硬件說明流水燈實現(xiàn)是很常見的一個實驗,雖然邏輯比較簡單,但是里面也包含了實現(xiàn)時序邏輯的基本思想。要用FPGA實現(xiàn)流水燈有很多種方法,在這里我們會用兩種不同的方法實現(xiàn)。1,模塊化設(shè)計:在之前的實驗中我們做了3-8譯碼器和時鐘分頻,如果把這兩個結(jié)合起來,我們就能搭建一個自動操作的流水LED顯示??驁D如下:2,循環(huán)賦值:這是一種很簡潔的實現(xiàn)流水燈效果邏輯,就是定義一個8位的變量,在每個時鐘上升沿將最低位賦值給最高位,其他位右移一
  • 關(guān)鍵字: 流水燈  FPGA  Lattice Diamond  小腳丫  

利用搭載全域硬2D NoC的FPGA器件去完美實現(xiàn)智能化所需的高帶寬低延遲計算

  • 隨著大模型、高性能計算、量化交易和自動駕駛等大數(shù)據(jù)量和低延遲計算場景不斷涌現(xiàn),加速數(shù)據(jù)處理的需求日益增長,對計算器件和硬件平臺提出的要求也越來越高。發(fā)揮核心器件內(nèi)部每一個計算單元的作用,以更大帶寬連接內(nèi)外部存儲和周邊計算以及網(wǎng)絡(luò)資源,已經(jīng)成為智能化技術(shù)的一個重要趨勢。這使得片上網(wǎng)絡(luò)(Network-on-Chip)這項已被提及多年,但工程上卻不容易實現(xiàn)的技術(shù)再次受到關(guān)注。作為一種被廣泛使用的硬件處理加速器,F(xiàn)PGA可以加速聯(lián)網(wǎng)、運(yùn)算和存儲,其優(yōu)點(diǎn)包括計算速度與ASIC相仿,也具備了高度的靈活性,能夠為數(shù)據(jù)
  • 關(guān)鍵字: 2D NoC  FPGA  

意法半導(dǎo)體VIPower M0-7 H橋驅(qū)動器:有效降低EMI

  • 隨著汽車市場不斷發(fā)展,車企對自動化、安全性和功率優(yōu)化的需求日益增長。在這種背景下,直流電機(jī)在車身應(yīng)用中發(fā)揮著重要作用。在油車和電動車門鎖、車窗升降、油液泵、方向盤調(diào)節(jié)、電動后備箱等各種功能設(shè)備都會用到直流電機(jī)。在可靠性、易用性、監(jiān)測和保護(hù)方面,用專用驅(qū)動芯片控制直流電機(jī)具有優(yōu)勢,并且能夠提供先進(jìn)的驅(qū)動功能,例如,用PWM輸入信號驅(qū)動電機(jī),通過改變占空比調(diào)節(jié)電機(jī)轉(zhuǎn)速和轉(zhuǎn)矩,最終實現(xiàn)高級的功能。但是,PWM信號會引起明顯的電磁干擾,導(dǎo)致射頻干擾和信號失真等問題。在極端情況下,EMI可能會對車輛安全產(chǎn)生嚴(yán)重影響
  • 關(guān)鍵字: 直流電機(jī)  PWM  驅(qū)動芯片  電磁干擾  

Altera MAX10: 時鐘分頻

  • 時鐘分頻在之前的實驗中我們已經(jīng)熟悉了小腳丫的各種外設(shè),掌握了verilog的組合邏輯設(shè)計,接下來我們將學(xué)習(xí)時序邏輯的設(shè)計。====硬件說明====時鐘信號的處理是FPGA的特色之一,因此分頻器也是FPGA設(shè)計中使用頻率非常高的基本設(shè)計之一。一般在FPGA中都有集成的鎖相環(huán)可以實現(xiàn)各種時鐘的分頻和倍頻設(shè)計,但是通過語言設(shè)計進(jìn)行時鐘分頻是最基本的訓(xùn)練,在對時鐘要求不高的設(shè)計時也能節(jié)省鎖相環(huán)資源。在本實驗中我們將實現(xiàn)任意整數(shù)的分頻器,分頻的時鐘保持50%占空比。1,偶數(shù)分頻:偶數(shù)倍分頻相對簡單,比較容易理解。通
  • 關(guān)鍵字: 時序邏輯  時鐘分頻  FPGA  Lattice Diamond  小腳丫  

Lattice MXO2: 時鐘分頻

  • 時鐘分頻在之前的實驗中我們已經(jīng)熟悉了小腳丫的各種外設(shè),掌握了verilog的組合邏輯設(shè)計,接下來我們將學(xué)習(xí)時序邏輯的設(shè)計。硬件說明時鐘信號的處理是FPGA的特色之一,因此分頻器也是FPGA設(shè)計中使用頻率非常高的基本設(shè)計之一。一般在FPGA中都有集成的鎖相環(huán)可以實現(xiàn)各種時鐘的分頻和倍頻設(shè)計,但是通過語言設(shè)計進(jìn)行時鐘分頻是最基本的訓(xùn)練,在對時鐘要求不高的設(shè)計時也能節(jié)省鎖相環(huán)資源。在本實驗中我們將實現(xiàn)任意整數(shù)的分頻器,分頻的時鐘保持50%占空比。1,偶數(shù)分頻:偶數(shù)倍分頻相對簡單,比較容易理解。通過計數(shù)器計數(shù)是完
  • 關(guān)鍵字: 時序邏輯  時鐘分頻  FPGA  Lattice Diamond  小腳丫  

Altera MAX10: 2位7段數(shù)碼管顯示

  • 數(shù)碼管顯示本實驗將會讓你熟悉小腳丫上最后一種有意思的外設(shè)七段數(shù)碼管。====硬件說明====數(shù)碼管是工程設(shè)計中使用很廣的一種顯示輸出器件。一個7段數(shù)碼管(如果包括右下的小點(diǎn)可以認(rèn)為是8段)分別由a、b、c、d、e、f、g位段和表示小數(shù)點(diǎn)的dp位段組成。實際是由8個LED燈組成的,控制每個LED的點(diǎn)亮或熄滅實現(xiàn)數(shù)字顯示。通常數(shù)碼管分為共陽極數(shù)碼管和共陰極數(shù)碼管,結(jié)構(gòu)如下圖所示:圖1 共陽極、共陰極數(shù)碼管共陰8段數(shù)碼管的信號端低電平有效,而共陽端接高電平有效。當(dāng)共陽端接高電平時只要在各個位段上加上相應(yīng)的低電平
  • 關(guān)鍵字: 數(shù)碼管  FPGA  Lattice Diamond  小腳丫  

Lattice MXO2: 2位7段數(shù)碼管顯示

  • 數(shù)碼管顯示本實驗將會讓你熟悉小腳丫上最后一種有意思的外設(shè)七段數(shù)碼管。硬件說明數(shù)碼管是工程設(shè)計中使用很廣的一種顯示輸出器件。一個7段數(shù)碼管(如果包括右下的小點(diǎn)可以認(rèn)為是8段)分別由a、b、c、d、e、f、g位段和表示小數(shù)點(diǎn)的dp位段組成。實際是由8個LED燈組成的,控制每個LED的點(diǎn)亮或熄滅實現(xiàn)數(shù)字顯示。通常數(shù)碼管分為共陽極數(shù)碼管和共陰極數(shù)碼管,結(jié)構(gòu)如下圖所示:圖1 共陽極、共陰極數(shù)碼管共陰8段數(shù)碼管的信號端低電平有效,而共陽端接高電平有效。當(dāng)共陽端接高電平時只要在各個位段上加上相應(yīng)的低電平信號就可以使相應(yīng)
  • 關(guān)鍵字: 數(shù)碼管顯示  FPGA  Lattice Diamond  小腳丫  

Altera MAX10: 3-8譯碼器

  • 在這個實驗里我們將學(xué)習(xí)如何用Verilog來實現(xiàn)組合邏輯。====硬件說明====組合邏輯電路是數(shù)字電路的重要部分,電路的輸出只與輸入的當(dāng)前狀態(tài)相關(guān)的邏輯電路,常見的有選擇器、比較器、譯碼器、編碼器、編碼轉(zhuǎn)換等等。在本實驗里以最常見的3-8譯碼器為例說明如何用Verilog實現(xiàn)。3-8譯碼器的真值表如下:從前面的實驗可以知道,當(dāng)FPGA輸出信號到LED為高電平時LED熄滅,反之LED變亮。同時我們可以以開關(guān)的信號模擬3-8譯碼器的輸入,這樣控制開關(guān)我們就能控制特定的LED變亮。====Verilog代碼=
  • 關(guān)鍵字: 組合邏輯  FPGA  Lattice Diamond  Verilog  

Lattice MXO2: 3-8譯碼器

  • 在這個實驗里我們將學(xué)習(xí)如何用Verilog來實現(xiàn)組合邏輯。硬件說明組合邏輯電路是數(shù)字電路的重要部分,電路的輸出只與輸入的當(dāng)前狀態(tài)相關(guān)的邏輯電路,常見的有選擇器、比較器、譯碼器、編碼器、編碼轉(zhuǎn)換等等。在本實驗里以最常見的3-8譯碼器為例說明如何用Verilog實現(xiàn)。3-8譯碼器的真值表如下:從前面的實驗可以知道,當(dāng)FPGA輸出信號到LED為高電平時LED熄滅,反之LED變亮。同時我們可以以開關(guān)的信號模擬3-8譯碼器的輸入,這樣控制開關(guān)我們就能控制特定的LED變亮。Verilog代碼// *****
  • 關(guān)鍵字: 組合邏輯  FPGA  Lattice Diamond  Verilog  

Altera MAX10: 點(diǎn)亮RGB三色燈

  • 在這個實驗里我們將學(xué)習(xí)控制小腳丫STEP-MAX10上的RGB三色LED的顯示,基本的原理和點(diǎn)亮LED是相似的。====硬件說明====STEP-MXO2 V2開發(fā)板上面有兩個三色LED,我們也可以用按鍵或者開關(guān)控制三色LED的顯示。這是開發(fā)板上的2個三色LED,采用的是共陽極的設(shè)計,RGB三種信號分別連接到FPGA的引腳,作為FPGA輸出信號控制。當(dāng)FPGA輸出低電平時LED變亮,當(dāng)FPGA輸出高電平時LED熄滅,當(dāng)兩種或者三種顏色變亮?xí)r會混合出不同顏色,一共能產(chǎn)生8種顏色。====Verilog代碼=
  • 關(guān)鍵字: 三色RGBLED  FPGA  Lattice Diamond  小腳丫  

Lattice MXO2: 點(diǎn)亮RGB三色燈

  • 在這個實驗里我們將學(xué)習(xí)控制小腳丫STEP-MXO2上的RGB三色LED的顯示,基本的原理和點(diǎn)亮LED是相似的。硬件說明STEP-MXO2 V2開發(fā)板上面有兩個三色LED,我們也可以用按鍵或者開關(guān)控制三色LED的顯示。這是開發(fā)板上的2個三色LED,采用的是共陽極的設(shè)計,RGB三種信號分別連接到FPGA的引腳,作為FPGA輸出信號控制。當(dāng)FPGA輸出低電平時LED變亮,當(dāng)FPGA輸出高電平時LED熄滅,當(dāng)兩種或者三種顏色變亮?xí)r會混合出不同顏色,一共能產(chǎn)生8種顏色。Verilog代碼// ******
  • 關(guān)鍵字: 三色RGBLED  FPGA  Lattice Diamond  小腳丫  

Altera MAX10: 點(diǎn)亮LED燈

  • 恭喜你拿到我們的小腳丫開發(fā)板,在這個系列教程里你將更深入學(xué)習(xí)FPGA的設(shè)計同時更深入了解我們的小腳丫。如果你還沒有開始使用小腳丫,也可以從這里一步一步開始你的可編程邏輯學(xué)習(xí)。請先準(zhǔn)備好軟硬件文檔,因為FPGA的設(shè)計是和硬件息息相關(guān),會經(jīng)常用到這些文檔。你還必須先安裝好Quartus Prime設(shè)計工具,這是用小腳丫STEP-MAX10必須用到的。 硬件說明STEP-MAX10開發(fā)板雖然很小巧,上面也集成了不少外設(shè),在本實驗里我們就看看如何用FPGA控制簡單外設(shè),如何用按鍵或者開關(guān)控制LED的亮和
  • 關(guān)鍵字: LED  FPGA  Lattice Diamond  小腳丫  

Lattice MXO2: 點(diǎn)亮LED燈

  • 恭喜你拿到我們的小腳丫開發(fā)板,在這個系列教程里你將更深入學(xué)習(xí)FPGA的設(shè)計同時更深入了解我們的小腳丫。如果你還沒有開始使用小腳丫,也可以從這里一步一步開始你的可編程邏輯學(xué)習(xí)。請先到云盤準(zhǔn)備好軟硬件文檔,因為FPGA的設(shè)計是和硬件息息相關(guān),會經(jīng)常用到這些文檔。你還必須先安裝好Diamond設(shè)計工具,這是用小腳丫STEP-MXO2必須用到的。1. 硬件說明STEP-MXO2 V2開發(fā)板雖然很小巧,上面也集成了不少外設(shè),在本實驗里我們就看看如何用FPGA控制簡單外設(shè),如何用按鍵或者開關(guān)控制LED的亮和滅。這是開
  • 關(guān)鍵字: LED  FPGA  Lattice Diamond  小腳丫  
共7218條 12/482 |‹ « 10 11 12 13 14 15 16 17 18 19 » ›|

fpga-pwm介紹

您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473