fpga-to-asic 文章進(jìn)入fpga-to-asic技術(shù)社區(qū)

毫米波5G接收機(jī)多速率數(shù)據(jù)設(shè)計(jì)與研究

針對5G毫米波通信宏基站、微基站等設(shè)備的研發(fā)、生產(chǎn)、預(yù)認(rèn)證、維修保障等測試需求，設(shè)計(jì)一款可應(yīng)用于“5G新基建”通信設(shè)備產(chǎn)業(yè)鏈多環(huán)節(jié)所需儀表的高效多速率信號接收機(jī)處理模塊。采用先進(jìn)的并行多相濾波技術(shù)和任意速率比FFT處理技術(shù)，基于FPGA算法平臺實(shí)現(xiàn)毫米波5G接收機(jī)多路信號接收時域/頻域并行變速率處理邏輯電路，提高5G復(fù)雜波形接收機(jī)信號解析的實(shí)時性。實(shí)驗(yàn)結(jié)果表明，該電路能高效完成5G復(fù)雜波形接收機(jī)信號的時域/頻域解析，適合作為毫米波5G接收機(jī)多速率數(shù)據(jù)處理實(shí)施方案，滿足毫米波5G接收機(jī)的功能設(shè)計(jì)要求。
關(guān)鍵字： FPGA 5G 毫米波接收機(jī) 202105

基于EG4A20BG256和AD7403的電流采樣電路設(shè)計(jì)

AD7403是一種Σ-Δ型模數(shù)轉(zhuǎn)換器，廣泛應(yīng)用于需要電氣隔離的伺服控制電機(jī)相電流采集場合。EG4A20BG256是一種國產(chǎn)FPGA，適用于伺服控制系統(tǒng)信號采集﹑接口擴(kuò)展等應(yīng)用場景。本文基于EG4A20BG256 FPGA設(shè)計(jì)了AD7403模數(shù)轉(zhuǎn)換器接口電路，采集永磁同步電機(jī)相電流，并與伺服控制電路內(nèi)霍爾電流傳感器和DSP采樣結(jié)果進(jìn)行了對比。結(jié)果表明，EG4A20BG256 FPGA可以通過AD7403模數(shù)轉(zhuǎn)換器實(shí)現(xiàn)對永磁同步電機(jī)相電流的準(zhǔn)確采集。
關(guān)鍵字： AD7403 EG4A20BG256 FPGA DSP 永磁同步電機(jī) 202105

衛(wèi)星導(dǎo)航信號多通道隔離轉(zhuǎn)換測量顯示系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

設(shè)計(jì)并實(shí)現(xiàn)了一種BD/GPS衛(wèi)星導(dǎo)航信號多通道隔離轉(zhuǎn)換測量顯示系統(tǒng)。該系統(tǒng)將一路輸入的BD/GPS信號通過功分器轉(zhuǎn)換為等量的四路隔離輸出信號，經(jīng)FPGA解析后實(shí)時顯示在電腦屏幕上，為BD/GPS信號的使用提供直觀的數(shù)據(jù)基礎(chǔ)。
關(guān)鍵字： BD/GPS FPGA 功分器隔離 202107

一種BiSS協(xié)議的編碼器數(shù)據(jù)讀取方法

摘要：針對目前BiSS協(xié)議編碼器數(shù)據(jù)讀取多采用FPGA實(shí)現(xiàn)的實(shí)際情況，文中介紹一種基于XMC4500微控制器的BiSS協(xié)議編碼器數(shù)據(jù)讀取實(shí)現(xiàn)方案。采用該方案，可將使用BiSS協(xié)議編碼器的伺服系統(tǒng)控制電路常用的DSP+FPGA雙控制器架構(gòu)方式簡化為XMC4500單控制器方式，在一定程度上降低了硬件成本和開發(fā)難度。用該方案采集BiSS協(xié)議編碼器數(shù)據(jù)的實(shí)物平臺，使用LabVIEW顯示對讀取的數(shù)據(jù)，并與電機(jī)自帶增量編碼器值進(jìn)行對比，同時記錄BiSS協(xié)議編碼器實(shí)際數(shù)據(jù)波形圖，結(jié)果表明，該方案具有較高的采樣速率和較好
關(guān)鍵字： 202106 BiSS XMC4500 DSP FPGA LabVIEW

5G NR小區(qū)搜索算法的研究及FPGA實(shí)現(xiàn)

隨著移動通信的高速發(fā)展，5G NR通信已經(jīng)進(jìn)入我們的日常生活，5G系統(tǒng)對信息傳輸制訂了全新標(biāo)準(zhǔn)，基于5G NR的小區(qū)搜索相對于長期演進(jìn)（LTE）而言，對同步信號進(jìn)行了重新定義。文章詳細(xì)分析了5G NR系統(tǒng)的主輔同步信號（PSS&SSS），對其新增內(nèi)容進(jìn)行了研究，提出了適用于5G NR系統(tǒng)的小區(qū)搜索算法，使用MATLAB軟件對該算法的性能進(jìn)行了仿真分析，最后在FPGA上實(shí)現(xiàn)開發(fā)應(yīng)用。
關(guān)鍵字： 5G NR FPGA 小區(qū)搜索 PSS SSS 202105

賽靈思：以更高AI效能功耗比支持邊緣運(yùn)算自主

邊緣運(yùn)算主要包含以下四個部分，低時延、AI算力、低功耗以及安全和保密，這四者是邊緣自主非常重要的組成部分，也是邊緣區(qū)別于工業(yè)和IoT的一個主要特點(diǎn)，也就是用運(yùn)算資源來支持邊緣的自主，使它能夠獨(dú)立于云端。賽靈思Versal AI Edge系列資深產(chǎn)品線經(jīng)理 Rehan Tahir賽靈思Versal AI Edge系列高級產(chǎn)品線經(jīng)理Rehan Tahir指出，當(dāng)賽靈思在2018年引入Versal ACAP的時候，首先推出的是Versal Core和Prime系列，用于云端和網(wǎng)絡(luò)，然后推出了Vers
關(guān)鍵字：賽靈思 FPGA ADAS

5G毫米波基帶數(shù)據(jù)傳輸?shù)难芯颗c實(shí)現(xiàn)

隨著通信技術(shù)的快速發(fā)展，5G已經(jīng)正式商用，5G的6G以下波段對傳輸有很高的要求，在6G以上的毫米波段要求的信號帶寬更大，數(shù)據(jù)傳輸速率更高，高速大帶寬信號要求基帶信號處理的速度將大大增加，對極高速數(shù)據(jù)流的實(shí)時處理和解析使測試變得更加困難，本文主要是研究與設(shè)計(jì)毫米波基帶數(shù)據(jù)的傳輸與實(shí)現(xiàn)：前端DA的研究與設(shè)計(jì)、傳輸鏈路的FPGA實(shí)現(xiàn)以及毫米波數(shù)據(jù)的DSP接收處理過程，最后把實(shí)現(xiàn)流程成功應(yīng)用到5G測試儀表之中，驗(yàn)證了設(shè)計(jì)的正確性。
關(guān)鍵字： 202104 毫米波 FPGA 基帶數(shù)據(jù) DSP

基于FPGA的數(shù)字和模擬信號合成的彩色液晶顯示器

本文介紹了一款智能型高速模擬與數(shù)字信號合成的液晶顯示器。該顯示器采用雙FPGA作為主控芯片，利用視頻解碼芯片ADV7180將模擬信號解析為可供液晶屏顯示的RGB信號。
關(guān)鍵字： 202104 FPGA ADV7180 模擬與數(shù)字信號

賽靈思CEO：為FPGA提供一個更廣闊的施展舞臺

作為第四任賽靈思的CEO，上任三年多的Victor Peng在交易后首次面對中國的媒體時，除了總結(jié)自己上任三年來的成績之外，更是重點(diǎn)的回應(yīng)了對合并后企業(yè)的愿景
關(guān)鍵字：賽靈思 FPGA AMD

簡述Xilinx FPGA管腳物理約束解析

引言：本文我們簡單介紹下Xilinx?FPGA管腳物理約束，包括位置（管腳）約束和電氣約束。管腳位置約束： set_property PAKAGE_PIN “管腳編號” ［get_ports “端口名稱”］管腳電平約束： set_property?IOSTANDARD “電壓” ［get_ports “端口名稱”］舉例：set_property IOSTANDARD LVCMOS33 ［get_ports sys_clk］set_property IOSTANDARD LVCMOS33
關(guān)鍵字： xilinx fpga

基于數(shù)字集成電路的智能監(jiān)控與識別追蹤系統(tǒng)*

本設(shè)計(jì)基于FPGA硬件平臺實(shí)現(xiàn)了對一個區(qū)域場景的入侵檢測與追蹤識別，對檢測到的運(yùn)動物體作出人與動物的區(qū)分，能夠通過無線方式發(fā)送警報(bào)，且系統(tǒng)檢測具有較高的魯棒性。本系統(tǒng)以FPGA為核心單元，主要由五個模塊構(gòu)成：OV5640攝像頭模塊，DDR3數(shù)據(jù)儲存模塊、圖像數(shù)據(jù)處理模塊、蜂鳥E203 RISC-V SoC片上系統(tǒng)。系統(tǒng)整合與調(diào)試結(jié)果顯示，本設(shè)計(jì)在FPGA上采用了合適的算法搭建系統(tǒng)，能對視頻圖像中的運(yùn)動目標(biāo)進(jìn)行實(shí)時、準(zhǔn)確的識別與追蹤。
關(guān)鍵字： Robei FPGA 動態(tài)目標(biāo)追蹤實(shí)時圖像處理背景差分法 202103

小尺寸高分辨率的微顯示系統(tǒng)設(shè)計(jì)及FPGA實(shí)現(xiàn)

尺寸與性能是微顯示系統(tǒng)的重要衡量指標(biāo)，為了實(shí)現(xiàn)微顯示系統(tǒng)的小尺寸與高性能，通過對視頻圖像數(shù)據(jù)的實(shí)時處理計(jì)算，實(shí)現(xiàn)圖像的動態(tài)子像素融合，在FPGA上實(shí)現(xiàn)了電路，配合顯示芯片完成視頻圖像顯示。點(diǎn)屏的對比效果顯示，在節(jié)省了FPGA中74%存儲資源的同時提高了顯示芯片接近四倍的顯示分辨率，等效到顯示系統(tǒng)中能減少80%的芯片面積。這種微顯示系統(tǒng)同時解決了微型化與高分辨率的技術(shù)難關(guān)，非常適合應(yīng)用于微顯示相關(guān)領(lǐng)域。
關(guān)鍵字：微顯示系統(tǒng) 微顯示芯片分辨率子像素融合 FPGA 202103

異構(gòu)將成超算主流，Habana的AI專用芯片顯威力

近日，Habana Labs宣布美國圣地亞哥超算中心為Voyager研究計(jì)劃選擇了Habana Lab AI 加速器。后者是典型的ASIC（專用芯片），但是可與英偉達(dá)的GPU在AI訓(xùn)練市場一比高低。為何Habana Lab AI 加速器有如此強(qiáng)大的威力？未來的超算架構(gòu)會青睞哪種AI芯片？
關(guān)鍵字： AI ASIC GPU 202105

CXL、CCIX 和 SmartNIC 下的 PCIe 5 將如何影響解決方案加速

與普通的 NIC 不同，SmartNIC 將會對 PCIe 總線提出更高的要求。CXL 和 CCIX 等第五代 PCIe 和協(xié)議在此背景下應(yīng)運(yùn)而生。不久之后，我們將能共享一致性存儲器、高速緩存，并建立多主機(jī)點(diǎn)對點(diǎn)連接。正文：過去三十年間，基于服務(wù)器的計(jì)算歷經(jīng)多次飛躍式發(fā)展。上世紀(jì) 90 年代，業(yè)界從單插槽獨(dú)立服務(wù)器發(fā)展到服務(wù)器集群。緊接著在千禧年，產(chǎn)業(yè)首次看到雙插槽服務(wù)器，再后來，多核處理器也問世了。進(jìn)入下一個十年，GPU 的用途遠(yuǎn)遠(yuǎn)超出了處理圖形的范疇，我們見證了基于FPGA的加速器卡的興起
關(guān)鍵字： PCIe 5 FPGA 賽靈思

英特爾發(fā)布首款用于5G、人工智能、云端與邊緣的結(jié)構(gòu)化ASIC

2020年11月18日，在英特爾FPGA技術(shù)大會上，英特爾發(fā)布了全新可定制解決方案英特爾? eASIC N5X，幫助加速5G、人工智能、云端與邊緣工作負(fù)載的應(yīng)用性能。該可定制解決方案搭載了英特爾? FPGA兼容的硬件處理器系統(tǒng)，是首個結(jié)構(gòu)化eASIC產(chǎn)品系列。英特爾? eASIC N5X通過FPGA中的嵌入式硬件處理器幫助客戶將定制邏輯與設(shè)計(jì)遷移到結(jié)構(gòu)化ASIC中，帶來了更低的單位成本，更快的性能和更低的功耗等好處。英特爾? eASIC N5X器件作為具有創(chuàng)新性的新產(chǎn)品，與FPGA相比最高可降低50%的核
關(guān)鍵字： eASIC 英特爾 FPGA