fpga 文章進(jìn)入fpga技術(shù)社區(qū)

FPGA的FIR抽取濾波器設(shè)計(jì)

　　用FPGA實(shí)現(xiàn)抽取濾波器比較復(fù)雜，主要是因?yàn)樵贔PGA中缺乏實(shí)現(xiàn)乘法運(yùn)算的有效結(jié)構(gòu)，現(xiàn)在，F(xiàn)PGA中集成了硬件乘法器，使FPGA在數(shù)字信號(hào)處理方面有了長(zhǎng)足的進(jìn)步。本文介紹了一種采用Xilinx公司的XC2V1000實(shí)現(xiàn)FIR抽取濾波器的設(shè)計(jì)方法。　　具體實(shí)現(xiàn) 　　結(jié)構(gòu)設(shè)計(jì) 　　基于抽取濾波器的工作原理，本文采用XC2V1000實(shí)現(xiàn)了一個(gè)抽取率為2、具有線性相位的3階FIR抽取濾波器，利用原理圖和VHDL共同完成源文件設(shè) 計(jì)。圖1是抽取濾波器的頂層原理圖。其中，clock是工作時(shí)鐘，reset是
關(guān)鍵字： FPGA FIR

FPGA四大設(shè)計(jì)要點(diǎn)解析及應(yīng)用方案集錦

　　本文敘述概括了FPGA應(yīng)用設(shè)計(jì)中的要點(diǎn)，包括，時(shí)鐘樹(shù)、FSM、latch、邏輯仿真四個(gè)部分。　　FPGA的用處比我們平時(shí)想象的用處更廣泛，原因在于其中集成的模塊種類(lèi)更多，而不僅僅是原來(lái)的簡(jiǎn)單邏輯單元(LE)。早期的FPGA相對(duì)比較簡(jiǎn)單，所有的功能單元僅僅由管腳、內(nèi)部buffer、LE、RAM構(gòu)建而成，LE由LUT(查找表)和D觸發(fā)器構(gòu)成，RAM也往往容量非常小。現(xiàn)在的FPGA不僅包含以前的LE，RAM也更大更快更靈活，管教IOB也更加的復(fù)雜，支持的IO類(lèi)型也更多，而且內(nèi)部還集成了一些特殊功能單元，
關(guān)鍵字： FPGA FSM 時(shí)鐘樹(shù) 仿真

【從零開(kāi)始走進(jìn)FPGA】非同于MCU的獨(dú)立按鍵消抖動(dòng)

　進(jìn)入電子，無(wú)處不用到按鍵， FPGA中的按鍵消抖動(dòng)更是非同一般，并針對(duì)不同情況有相應(yīng)的對(duì)策。
關(guān)鍵字： FPGA MCU 按鍵消抖

權(quán)威調(diào)查（七）：軟件是促成更多客戶(hù)使用FPGA的原因

　　Xilinx亞太區(qū)銷(xiāo)售及市場(chǎng)副總裁楊飛在2014歲末如此總結(jié)：以前FPGA廠商的目標(biāo)是填補(bǔ)ASIC和ASSP空白，現(xiàn)在我們說(shuō)取代ASIC、ASSP，而我們現(xiàn)在要做的就是，不僅是硬件，還有軟件方面，讓系統(tǒng)級(jí)的架構(gòu)工程師和軟件編程工程師也能夠直接使用FPGA?！　ilinx亞太區(qū)銷(xiāo)售及市場(chǎng)副總裁楊飛　　因?yàn)镕PGA到今天為止，從來(lái)不乏風(fēng)險(xiǎn)投資公司的介入，但是三十多年以來(lái)，初創(chuàng)企業(yè)總是做不成、長(zhǎng)不大，根本原因和最大挑戰(zhàn)不是說(shuō)FPGA公司是硬件公司，因?yàn)槲覀兏臼且患腋丬浖墓?。FPGA就是把硬件變成軟件
關(guān)鍵字： Xilinx FPGA NI

在使用CNN算法的云數(shù)據(jù)中心，Altera FPGA實(shí)現(xiàn)的加速功能具有優(yōu)異的每瓦性能

　　Altera公司今天宣布，微軟采用Altera Arria® 10 FPGA (現(xiàn)場(chǎng)可編程門(mén)陣列)實(shí)現(xiàn)基于CNN (卷積神經(jīng)網(wǎng)絡(luò))算法的數(shù)據(jù)中心加速功能，其每瓦性能非常優(yōu)異。這些算法通常用于圖像分類(lèi)、圖像識(shí)別，以及自然語(yǔ)言處理等。　　微軟研究人員在云技術(shù)上不斷取得進(jìn)展，采用Arria 10開(kāi)發(fā)套件和Arria 10 FPGA工程樣片，展示了每瓦40 GFLOPS的性能——數(shù)據(jù)中心業(yè)界最好的性能水平。而且，與GPGPU相比，在CNN平臺(tái)上，這一FPGA的性能功耗比是C
關(guān)鍵字： Altera FPGA

一種面向云架構(gòu)的高性能網(wǎng)絡(luò)接口實(shí)現(xiàn)技術(shù)

　　0概述　　在傳統(tǒng)的電信IT產(chǎn)品中，高性能網(wǎng)絡(luò)接口一般采用特殊的硬件模塊來(lái)實(shí)現(xiàn)，比如網(wǎng)絡(luò)處理器、ASIC、FPGA等等。這些特殊硬件模塊一般會(huì)采用特殊的架構(gòu)和指令集對(duì)網(wǎng)絡(luò)數(shù)據(jù)收發(fā)過(guò)程進(jìn)行優(yōu)化以達(dá)到更好的性能。然而，這也相應(yīng)使得開(kāi)發(fā)和維護(hù)這些模塊的成本非常的昂貴，同時(shí)還有一個(gè)無(wú)法解決的問(wèn)題是基于這些特殊硬件模塊實(shí)現(xiàn)的網(wǎng)絡(luò)接口不能移植到云中，因?yàn)樗鼈兏布鸟詈隙忍吡恕Ｄ柖傻某霈F(xiàn)，使得通用處理器的性能得到了極大的提升，這也為基于通用處理器實(shí)現(xiàn)高性能網(wǎng)絡(luò)接口提供了可能，同時(shí)也為移植到云中提供了前提條
關(guān)鍵字：網(wǎng)絡(luò)接口 FPGA

Altera宣布通過(guò)與Mentor Graphics合作，推出業(yè)界領(lǐng)先的SoC FPGA系列產(chǎn)品虛擬原型

　　Altera公司今天宣布，與Mentor Graphics合作為嵌入式軟件開(kāi)發(fā)人員提供同類(lèi)最佳的Vista®虛擬平臺(tái)，它支持Altera全系列SoC FPGA，包括具有64位四核ARM® Cortex-A53處理器的第三代14 nm Stratix® 10 SoC。這些先進(jìn)的SoC虛擬平臺(tái)加速了整個(gè)產(chǎn)品生命周期中嵌入式軟件的開(kāi)發(fā)，顯著縮短了產(chǎn)品面市時(shí)間，同時(shí)降低了成本。　　Mentor Graphics Vista SoC虛擬平臺(tái)是經(jīng)過(guò)預(yù)先開(kāi)發(fā)的全功能ARM處理器子系統(tǒng)仿真
關(guān)鍵字： Altera Mentor Graphics FPGA

Altera發(fā)售20 nm SoC

　　Altera公司今天開(kāi)始發(fā)售其第二代SoC系列，進(jìn)一步鞏固了在SoC FPGA產(chǎn)品上的領(lǐng)先地位。Arria? 10 SoC是業(yè)界唯一在20 nm FPGA架構(gòu)上結(jié)合了ARM?處理器的可編程器件。與前一代SoC FPGA相比，Arria 10 SoC進(jìn)行了全面的改進(jìn)，支持實(shí)現(xiàn)性能更好、功耗更低、功能更豐富的嵌入式系統(tǒng)。Altera將在德國(guó)紐倫堡舉行的嵌入式世界2015大會(huì)上展示其基于SoC的解決方案，包括業(yè)界唯一的20 nm SoC FPGA。　　Altera的SoC產(chǎn)品市場(chǎng)資深總監(jiān)
關(guān)鍵字： Altera SoC FPGA

工程師分享：如何正確選擇電源模塊？

　　也許你常常會(huì)發(fā)現(xiàn)自己面臨相當(dāng)緊張的項(xiàng)目最后期限要求。舉例來(lái)說(shuō)，你的經(jīng)理剛給你布置了為一個(gè)新電信系統(tǒng)設(shè)計(jì)電源的任務(wù)。設(shè)計(jì)從在FPGA上實(shí)現(xiàn)的概念證明開(kāi)始，現(xiàn)在到了必須創(chuàng)造電源的時(shí)候。一個(gè)隔離式電源模塊提供12V電源，為先進(jìn)的ASIC、微控制器、FPGA和各種其他元件供電。一如既往，這些元件實(shí)際上充滿了電路板的空間，提供充分的電力、穩(wěn)定性、熱性能、低噪聲及可靠性需要挑戰(zhàn)物理定律。而你只有一個(gè)星期時(shí)間來(lái)創(chuàng)造這個(gè)電源。(嘆息)沒(méi)錯(cuò)，就是這樣，好戲開(kāi)場(chǎng)了! 　　由于ASIC、微控制器和FPGA的大電流要求，你
關(guān)鍵字： FPGA 電源

FPGA在數(shù)字信號(hào)處理中的簡(jiǎn)單應(yīng)用

　　數(shù)字信號(hào)處理技術(shù)已經(jīng)成功運(yùn)用于信號(hào)地濾波、語(yǔ)音、圖像、音頻、信息系統(tǒng)、控制和儀表設(shè)備?？删幊虜?shù)字信號(hào)處理器在20 世紀(jì)70 年代地引入更是使DSP 技術(shù)突飛猛進(jìn)，取得巨大成功，這些PDSP 都是基于精簡(jiǎn)指令集(RISC)計(jì)算機(jī)范例的架構(gòu)。它的優(yōu)勢(shì)源于大多說(shuō)信號(hào)處理算法的乘-累加運(yùn)算(MAC)都是非常密集的。通過(guò)多級(jí)流水線架構(gòu)，PDSP 可以獲得僅受陣列乘法器的速度限制的MAC 速度。由此可以認(rèn)為FPGA 也能夠用來(lái)實(shí)現(xiàn)MAC 單元，且具有速度優(yōu)勢(shì)，但是，如果PDSP 能夠滿足所需要的MAC 速度，那么
關(guān)鍵字： FPGA 信號(hào)處理

FPGA四大設(shè)計(jì)要點(diǎn)解析

　　本文敘述概括了FPGA應(yīng)用設(shè)計(jì)中的要點(diǎn)，包括，時(shí)鐘樹(shù)、FSM、latch、邏輯仿真四個(gè)部分。　　FPGA的用處比我們平時(shí)想象的用處更廣泛，原因在于其中集成的模塊種類(lèi)更多，而不僅僅是原來(lái)的簡(jiǎn)單邏輯單元(LE)。　　早期的FPGA相對(duì)比較簡(jiǎn)單，所有的功能單元僅僅由管腳、內(nèi)部buffer、LE、RAM構(gòu)建而成，LE由LUT(查找表)和D觸發(fā)器構(gòu)成，RAM也往往容量非常小。　　現(xiàn)在的FPGA不僅包含以前的LE，RAM也更大更快更靈活，管教IOB也更加的復(fù)雜，支持的IO類(lèi)型也更多，而且內(nèi)部還集成了一
關(guān)鍵字： FPGA Testbench

經(jīng)驗(yàn)總結(jié)：FPGA時(shí)序約束的6種方法

　　對(duì)自己的設(shè)計(jì)的實(shí)現(xiàn)方式越了解，對(duì)自己的設(shè)計(jì)的時(shí)序要求越了解，對(duì)目標(biāo)器件的資源分布和結(jié)構(gòu)越了解，對(duì)EDA工具執(zhí)行約束的效果越了解，那么對(duì)設(shè)計(jì)的時(shí)序約束目標(biāo)就會(huì)越清晰，相應(yīng)地，設(shè)計(jì)的時(shí)序收斂過(guò)程就會(huì)更可控。　　下文總結(jié)了幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下：　　0. 核心頻率約束　　這是最基本的，所以標(biāo)號(hào)為0。　　1. 核心頻率約束+時(shí)序例外約束　　時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但這還不是最完整的時(shí)序
關(guān)鍵字： FPGA 時(shí)序約束

零基礎(chǔ)學(xué)FPGA（十五）Testbenth 很重要，前仿真全過(guò)程筆記（上篇）

　　上一篇文章我介紹了一下一片簡(jiǎn)易CPU的設(shè)計(jì)，今天的課程我講仿真，也即前仿真。這次課程，小墨同學(xué)將和大家從建立工程開(kāi)始，一步步梳理testbench的書(shū)寫(xiě)過(guò)程，幫助大家對(duì)仿真有一個(gè)深刻的概念。以后在做項(xiàng)目時(shí)，不要?jiǎng)硬粍?dòng)就把程序下到板子里調(diào)試，看問(wèn)題不對(duì)再去改程序，再下到板子里調(diào)試，如此往返，會(huì)浪費(fèi)大量的時(shí)間，簡(jiǎn)單的項(xiàng)目還好，但是到了大型項(xiàng)目的話，是不可能有這么多時(shí)間讓我們這樣調(diào)的。因此，小墨同學(xué)在這里說(shuō)，testbench很重要，做好了仿真，可以為我們節(jié)約大量的開(kāi)發(fā)時(shí)間。　　下面我們開(kāi)始吧~ 　　
關(guān)鍵字： FPGA Testbenth

基于FPGA的高速PID控制器設(shè)計(jì)與仿真

　　在CNC(電腦數(shù)控)加工、激光切割、自動(dòng)化磨輥弧焊系統(tǒng)、步進(jìn)/伺服電機(jī)控制及其他由電機(jī)控制的機(jī)械組裝定位運(yùn)動(dòng)控制系統(tǒng)中，PID控制器應(yīng)用得非常廣泛。其設(shè)計(jì)技術(shù)成熟，長(zhǎng)期以來(lái)形成了典型的結(jié)構(gòu)，參數(shù)整定方便，結(jié)構(gòu)更改靈活，能滿足一般控制的要求。　　此類(lèi)運(yùn)動(dòng)控制系統(tǒng)的被控量常為速度、角度等模擬量，被控量與設(shè)定值之間的誤差值經(jīng)離散化處理后，可由數(shù)字PID控制器實(shí)現(xiàn)的控制算法加以運(yùn)算，最后再轉(zhuǎn)換為模擬量反饋給被控對(duì)象，這就是PID控制中常用的近似逼近原理。　　采用這種結(jié)構(gòu)設(shè)計(jì)的控制系統(tǒng)，其性能只能與原連
關(guān)鍵字： FPGA PID

基于FPGA的跨時(shí)鐘域信號(hào)處理——借助存儲(chǔ)器

　　為了達(dá)到可靠的數(shù)據(jù)傳輸，借助存儲(chǔ)器來(lái)完成跨時(shí)鐘域通信也是很常用的手段。在早期的跨時(shí)鐘域設(shè)計(jì)中，在兩個(gè)處理器間添加一個(gè)雙口RAM或者FIFO來(lái)完成相互間的數(shù)據(jù)交換是很常見(jiàn)的做法。如今的FPGA大都集成了一些用戶(hù)可靈活配置的存儲(chǔ)塊，因此，使用開(kāi)發(fā)商提供的免費(fèi)IP核可以很方便的嵌入一些常用的存儲(chǔ)器來(lái)完成跨時(shí)鐘域數(shù)據(jù)傳輸?shù)娜蝿?wù)。使用內(nèi)嵌存儲(chǔ)器和使用外部擴(kuò)展存儲(chǔ)器的基本原理是一樣的，如圖1所示。　　 ? 　　圖1 借助存儲(chǔ)器的跨時(shí)鐘域傳輸　　雙口RAM更適合于需要互通信的設(shè)計(jì)，只要雙方
關(guān)鍵字： FPGA 存儲(chǔ)器

共6383條 130/426 |‹ « 128 129 130 131 132 133 134 135 136 137 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]