fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

經(jīng)驗(yàn)總結(jié)：FPGA時(shí)序約束的6種方法

　　對自己的設(shè)計(jì)的實(shí)現(xiàn)方式越了解，對自己的設(shè)計(jì)的時(shí)序要求越了解，對目標(biāo)器件的資源分布和結(jié)構(gòu)越了解，對EDA工具執(zhí)行約束的效果越了解，那么對設(shè)計(jì)的時(shí)序約束目標(biāo)就會越清晰，相應(yīng)地，設(shè)計(jì)的時(shí)序收斂過程就會更可控。　　下文總結(jié)了幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下：　　0. 核心頻率約束　　這是最基本的，所以標(biāo)號為0。　　1. 核心頻率約束+時(shí)序例外約束　　時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但這還不是最完整的時(shí)序
關(guān)鍵字： FPGA 時(shí)序約束

零基礎(chǔ)學(xué)FPGA（十五）Testbenth 很重要，前仿真全過程筆記（上篇）

　　上一篇文章我介紹了一下一片簡易CPU的設(shè)計(jì)，今天的課程我講仿真，也即前仿真。這次課程，小墨同學(xué)將和大家從建立工程開始，一步步梳理testbench的書寫過程，幫助大家對仿真有一個(gè)深刻的概念。以后在做項(xiàng)目時(shí)，不要?jiǎng)硬粍泳桶殉绦蛳碌桨遄永镎{(diào)試，看問題不對再去改程序，再下到板子里調(diào)試，如此往返，會浪費(fèi)大量的時(shí)間，簡單的項(xiàng)目還好，但是到了大型項(xiàng)目的話，是不可能有這么多時(shí)間讓我們這樣調(diào)的。因此，小墨同學(xué)在這里說，testbench很重要，做好了仿真，可以為我們節(jié)約大量的開發(fā)時(shí)間。　　下面我們開始吧~ 　　
關(guān)鍵字： FPGA Testbenth

基于FPGA的高速PID控制器設(shè)計(jì)與仿真

　　在CNC(電腦數(shù)控)加工、激光切割、自動化磨輥弧焊系統(tǒng)、步進(jìn)/伺服電機(jī)控制及其他由電機(jī)控制的機(jī)械組裝定位運(yùn)動控制系統(tǒng)中，PID控制器應(yīng)用得非常廣泛。其設(shè)計(jì)技術(shù)成熟，長期以來形成了典型的結(jié)構(gòu)，參數(shù)整定方便，結(jié)構(gòu)更改靈活，能滿足一般控制的要求。　　此類運(yùn)動控制系統(tǒng)的被控量常為速度、角度等模擬量，被控量與設(shè)定值之間的誤差值經(jīng)離散化處理后，可由數(shù)字PID控制器實(shí)現(xiàn)的控制算法加以運(yùn)算，最后再轉(zhuǎn)換為模擬量反饋給被控對象，這就是PID控制中常用的近似逼近原理。　　采用這種結(jié)構(gòu)設(shè)計(jì)的控制系統(tǒng)，其性能只能與原連
關(guān)鍵字： FPGA PID

基于FPGA的跨時(shí)鐘域信號處理——借助存儲器

　　為了達(dá)到可靠的數(shù)據(jù)傳輸，借助存儲器來完成跨時(shí)鐘域通信也是很常用的手段。在早期的跨時(shí)鐘域設(shè)計(jì)中，在兩個(gè)處理器間添加一個(gè)雙口RAM或者FIFO來完成相互間的數(shù)據(jù)交換是很常見的做法。如今的FPGA大都集成了一些用戶可靈活配置的存儲塊，因此，使用開發(fā)商提供的免費(fèi)IP核可以很方便的嵌入一些常用的存儲器來完成跨時(shí)鐘域數(shù)據(jù)傳輸?shù)娜蝿?wù)。使用內(nèi)嵌存儲器和使用外部擴(kuò)展存儲器的基本原理是一樣的，如圖1所示。　　 ? 　　圖1 借助存儲器的跨時(shí)鐘域傳輸　　雙口RAM更適合于需要互通信的設(shè)計(jì)，只要雙方
關(guān)鍵字： FPGA 存儲器

如何用PMIC快速、輕松且劃算的為FPGA供電

　　如果你是一名研究現(xiàn)場可編程門陣列(FPGA)的工程師，你就應(yīng)該知道這些器件的高效運(yùn)行需要優(yōu)化的電源序列。使用離散組件來滿足這些特定的電源需求通常需要一個(gè)額外的離散排序器或微控制器。然而，對于小外形尺寸應(yīng)用來說，找到合適的部件常常會增加成本、時(shí)間，甚至外形尺寸，而這樣就不能滿足客戶的技術(shù)規(guī)格了。　　如果你不想這么麻煩，不妨考慮一下電源管理集成電路(PMIC)。它主要有三方面的優(yōu)勢：　　這是一款滿足你整個(gè)系統(tǒng)電源需要的單芯片解決方案。　　他提供對所有電壓軌的電源監(jiān)控，使你能夠確認(rèn)電源軌在系統(tǒng)技
關(guān)鍵字： PMIC FPGA

基于OTDR原理的光網(wǎng)絡(luò)智能測試技術(shù)方案

　　隨著光通信行業(yè)的大力發(fā)展，光纜大規(guī)模部署，光網(wǎng)絡(luò)如何全面地測試成了運(yùn)營商面臨的主要問題。傳統(tǒng)的測試方式有兩種：光損測試和OTDR測試法。光損測試采用光源和光功率計(jì)相結(jié)合來測試光鏈路的損耗，其優(yōu)點(diǎn)是設(shè)備價(jià)格低廉，使用簡單，但是需要兩名技術(shù)人員才能完成，并且無法準(zhǔn)確定位光鏈路的故障點(diǎn)及其原因。OTDR測試可以測量光纖長度、傳輸衰減、接頭衰減和故障定位，具有測試時(shí)間短、速度快和精度高等優(yōu)點(diǎn)，但是使用OTDR測試，測試人員對測試結(jié)果有不同的解讀，很大程度上取決于使用者的經(jīng)驗(yàn)和能力，只有專家級的測試人員才能準(zhǔn)確
關(guān)鍵字： OTDR FPGA

多路SDI信號單波長無損光傳輸

　　摘要：針對目前市場上越來越多針對SDI信號的應(yīng)用需求，提出了多路SDI電信號單波長光纖傳輸?shù)膶?shí)現(xiàn)方案，就方案中出現(xiàn)的由于FIFO“寫滿”或“讀空”引起的SDI信號傳輸誤碼，提出了一種基于FPGA內(nèi)部PLL的可控時(shí)鐘，利用該時(shí)鐘作為FIFO的讀時(shí)鐘，實(shí)現(xiàn)SDI信號無損傳輸。　　引言　　串行數(shù)字接口(Serial Digital Interface，簡寫為SDI)是針對演播室環(huán)境提出的用單根電纜來傳輸數(shù)字視音頻信號的方式。在SMTPE-259M標(biāo)準(zhǔn)中
關(guān)鍵字： SDI FPGA 光纖 FIFO PLL 數(shù)據(jù)還原 201503

降低工業(yè)應(yīng)用的總體擁有成本

　　摘要：大約三分之一的嵌入式設(shè)計(jì)人員考慮在嵌入式應(yīng)用中采用FPGA，他們認(rèn)為在設(shè)計(jì)中使用FPGA過于昂貴。但是，從系統(tǒng)級了解總體擁有成本(TCO) (由產(chǎn)品生命周期中的開發(fā)、改進(jìn)、替換和維護(hù)成本來衡量)，您會發(fā)現(xiàn)FPGA是分立微控制器(MCU)/數(shù)字信號處理器(DSP)/ASSP產(chǎn)品靈活的競爭方案。　　引言　　工業(yè)自動化和過程控制生產(chǎn)商一直面臨持續(xù)的全球競爭和經(jīng)濟(jì)壓力，商業(yè)模式和利潤不斷受到威脅，不得不應(yīng)對成本挑戰(zhàn)，包括：　　● 利潤和研發(fā)投入; 　　● 產(chǎn)品及時(shí)面市壓力以適應(yīng)經(jīng)濟(jì)狀況的變
關(guān)鍵字：嵌入式 FPGA 工業(yè)以太網(wǎng) DSP TCO MCU 201503

工業(yè)4.0為元器件廠商帶來新機(jī)遇

　　摘要：當(dāng)前全球制造業(yè)發(fā)展越來越呈現(xiàn)數(shù)字化、網(wǎng)絡(luò)化和智能化的新特征，美國提出“工業(yè)互聯(lián)網(wǎng)”戰(zhàn)略、德國提出“工業(yè)4.0”戰(zhàn)略，主要意圖就是搶占智能制造這一未來產(chǎn)業(yè)競爭制高點(diǎn)。工業(yè)4.0革命將建立一個(gè)高度靈活的數(shù)字化、個(gè)性化產(chǎn)品與服務(wù)的生產(chǎn)模式，并將重組產(chǎn)業(yè)鏈分工。　　第四次工業(yè)革命是綠色工業(yè)革命，一系列生產(chǎn)函數(shù)發(fā)生從自然要素投入為特征，到以綠色要素投入為特征的躍遷，并普及至整個(gè)社會。其核心特征應(yīng)該是高效節(jié)能，網(wǎng)絡(luò)化與模塊化。　　工業(yè)4.0將會通過自動
關(guān)鍵字：工業(yè)4.0 物聯(lián)網(wǎng) FPGA 處理器 201503

基于FPGA的跨時(shí)鐘域信號處理——亞穩(wěn)態(tài)

　　在特權(quán)的上篇博文《基于FPGA的跨時(shí)鐘域信號處理——專用握手信號》中提出了使用專門的握手信號達(dá)到異步時(shí)鐘域數(shù)據(jù)的可靠傳輸。列舉了一個(gè)簡單的由請求信號req、數(shù)據(jù)信號data、應(yīng)答信號ack組成的簡單握手機(jī)制。riple兄更是提出了req和ack這兩個(gè)直接的跨時(shí)鐘域信號在被另一個(gè)時(shí)鐘域的寄存器同步時(shí)的亞穩(wěn)態(tài)問題。這個(gè)問題估計(jì)是整個(gè)異步通信中最值得探討和關(guān)注的。　　很幸運(yùn)，特權(quán)同學(xué)找到了很官方的說法——《Application Note42:Metast
關(guān)鍵字： FPGA 亞穩(wěn)態(tài)

【從零開始走進(jìn)FPGA】教你什么才是真正的任意分頻

　　一、為啥要說任意分頻　　也許FPGA中的第一個(gè)實(shí)驗(yàn)應(yīng)該是分頻實(shí)驗(yàn)，而不是流水燈，或者LCD1602的"Hello World"顯示，因?yàn)榉诸l的思想在FPGA中極為重要。當(dāng)初安排流水燈，只是為了能讓大家看到效果，來激發(fā)您的興趣(MCU的學(xué)習(xí)也是如此)。　　在大部分的教科書中，都會提到如何分頻，包括奇數(shù)分頻，偶數(shù)分頻，小數(shù)分頻等。有些教科書中也會講到任意分頻(半分頻，任意分?jǐn)?shù)分頻)原理，用的是相位與的電路，并不能辦到50%的占空比，也不是很靈活。　　但沒有一本教科書會講到精
關(guān)鍵字： FPGA DDS

零基礎(chǔ)學(xué)FPGA（十四）第一片IC——精簡指令集RISC_CPU設(shè)計(jì)精講

　　不得不說，SDRAM的設(shè)計(jì)是我接觸FPGA以來調(diào)試最困難的一次設(shè)計(jì)，早在一個(gè)多月以前，我就開始著手想做一個(gè)SDRAM方面的教程，受特權(quán)同學(xué)影響，開始學(xué)習(xí)《高手進(jìn)階，終極內(nèi)存技術(shù)指南》這篇論文，大家都知道這篇文章是學(xué)習(xí)內(nèi)存入門的必讀文章，小墨同學(xué)花了一些時(shí)間在這上面，說實(shí)話看懂這篇文章是沒什么問題的，文件講的比較直白，通俗易懂，很容易入手。當(dāng)了解了SDRAM工作方式之后，我便開始寫代碼，從特權(quán)同學(xué)的那篇經(jīng)典教程里面，我認(rèn)真研讀代碼的來龍去脈，終于搞懂了特權(quán)同學(xué)的設(shè)計(jì)思想，并花了一些時(shí)間將代碼自己敲一遍，
關(guān)鍵字： FPGA RISC

美高森美使用物理不可克隆功能技術(shù)增強(qiáng)SmartFusion2 SoC FPGA和IGLOO2 FPGA器件

　　致力于在電源、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation)宣布為其旗艦SmartFusion®2 SoC FPGA和IGLOO®2 FPGA 器件的領(lǐng)先網(wǎng)絡(luò)安全功能組合加入Intrinsic-ID, B.V授權(quán)許可的物理不可克隆功能(Physically Unclonable Function, PUF) 。Intrinsic-ID是基于其專利硬件固有安全技術(shù)(Hardware Intrinsic Security
關(guān)鍵字：美高森美 FPGA

OFDM信道調(diào)制解調(diào)的仿真及其FPGA設(shè)計(jì)

　　OFDM(正交頻分復(fù)用)是一種高效的多載波調(diào)制技術(shù)，其最大的特點(diǎn)是傳輸速率高，具有很強(qiáng)的抗碼間干擾和信道選擇性衰落能力。OFDM最初用于高速M(fèi)ODEM、數(shù)字移動通信和無線調(diào)頻信道上的寬帶數(shù)據(jù)傳輸，隨著IEEE802.11a協(xié)議、BRAN(Broadband Radio Access Network)和多媒體的發(fā)展，數(shù)字音頻廣播(DAB)、地面數(shù)字視頻廣播((DVB-T)和高清晰度電視((HDTV)都應(yīng)用了OFDM技術(shù)。　　OFDM利用離散傅立葉反變換/離散傅立葉變換(IDFT/DFT)代替多載波調(diào)
關(guān)鍵字： OFDM FPGA

OFDM系統(tǒng)中DAGC的應(yīng)用研究及FPGA實(shí)現(xiàn)

　　O 引言　　隨著各種FFT算法的出現(xiàn)，DFT在現(xiàn)代信號處理中起著越來越重要的作用。在B3G和4G移動通信中所采用的0FDM技術(shù)，更是以IDFT/DFT來進(jìn)行OFDM調(diào)制和解調(diào)制，IDFT/DFT的精度直接影響基帶解調(diào)的性能。　　在硬件實(shí)現(xiàn)中，通常影響定點(diǎn)化FFT算法精度的有量化誤差、舍入誤差和溢出誤差。一旦決定了量化方式和數(shù)據(jù)位寬后，量化誤差和舍入誤差都是可估計(jì)的，而溢出誤差則隨著輸入信號功率的增大而急劇增加，造成SNR嚴(yán)重惡化。　　中射頻接收時(shí)，通常使用AAGc和DAGC來改善ADC正
關(guān)鍵字： OFDM FPGA