pcb esr 文章進(jìn)入pcb esr技術(shù)社區(qū)

PCB無(wú)處“安放”？幾個(gè)工業(yè)PCB互連技能點(diǎn)，幫你解決！

眾所周知，PCB板設(shè)計(jì)是電子設(shè)計(jì)工程師必須具備的一項(xiàng)基本功，也是檢驗(yàn)硬件工程師技術(shù)實(shí)力的試金石。不過(guò)，如果你希望在“畫板子”這種板級(jí)設(shè)計(jì)之外，還能夠向電子產(chǎn)品的系統(tǒng)級(jí)設(shè)計(jì)進(jìn)階，那么PCB之間的互連設(shè)計(jì)，就成了一個(gè)必須掌握的技能點(diǎn)。之所以要考慮PCB之間的互連，原因很好理解：如今電子系統(tǒng)日趨復(fù)雜，再考慮到系統(tǒng)擴(kuò)展性的要求，想要將所有功能在一塊大PCB上實(shí)現(xiàn)顯然是不可能的，因此就需要化整為零，將不同的功能放在不同的PCB上來(lái)實(shí)現(xiàn)，再將這些“小”PCB相互連接起來(lái)構(gòu)建完整的大系統(tǒng)。但是這說(shuō)起來(lái)容易，在實(shí)戰(zhàn)中，如
關(guān)鍵字： Mouser PCB

電路板廠PCB關(guān)鍵信號(hào)如何去布線？

電路板廠在PCB布線規(guī)則中，有一條“關(guān)鍵信號(hào)線優(yōu)先”的原則，即電源、摸擬信號(hào)、高速信號(hào)、時(shí)鐘信號(hào)、差分信號(hào)和同步信號(hào)等關(guān)鍵信號(hào)優(yōu)先布線。接下來(lái)，我們不妨就來(lái)詳細(xì)了解下這些關(guān)鍵信號(hào)的布線要求。模擬信號(hào)布線要求模擬信號(hào)的主要特點(diǎn)是抗干擾性差，布線時(shí)主要考慮對(duì)模擬信號(hào)的保護(hù)。對(duì)模擬信號(hào)的處理主要體現(xiàn)在以下幾點(diǎn)：1. 為增加其抗干擾能力，走線要盡量短。2. 部分模擬信號(hào)可以放棄阻抗控制要求，走線可以適當(dāng)加粗。3. 限定布線區(qū)域，盡量在模擬區(qū)域內(nèi)完成布線，遠(yuǎn)離數(shù)字信號(hào)。高速信號(hào)布線要求1. 多層布線據(jù)電路板廠了解，
關(guān)鍵字：電路板 PCB 布線

極低等效串聯(lián)電阻鋁電解電容器性能研究

普通液態(tài)鋁電解電容器具有成本優(yōu)勢(shì)，市場(chǎng)對(duì)更低ESR的產(chǎn)品有廣泛的需求，通過(guò)對(duì)電解液、電解紙等主要材料的研究，采取提升電解液電導(dǎo)率，特殊纖維電解紙的選用，以及負(fù)極箔、膠塞的合理搭配，開(kāi)發(fā)出極低ESR鋁電解電容器，指標(biāo)略優(yōu)于日系同類產(chǎn)品。已廣泛應(yīng)用于汽車電子、充電樁、伺服驅(qū)動(dòng)、通信電源、逆變器、智能三表、消費(fèi)類電子等各類型電子設(shè)備控制電路中。
關(guān)鍵字： 202302 鋁電解電容器 ESR 電解液

幾個(gè)氮化鎵GaN驅(qū)動(dòng)器PCB設(shè)計(jì)必須掌握的要點(diǎn)

NCP51820 是一款 650 V、高速、半橋驅(qū)動(dòng)器，能夠以高達(dá) 200 V/ns 的 dV/dt 速率驅(qū)動(dòng)氮化鎵（以下簡(jiǎn)稱“GaN”）功率開(kāi)關(guān)。之前我們簡(jiǎn)單介紹過(guò)氮化鎵GaN驅(qū)動(dòng)器的PCB設(shè)計(jì)策略概要，本文將為大家重點(diǎn)說(shuō)明利用 NCP51820 設(shè)計(jì)高性能 GaN 半橋柵極驅(qū)動(dòng)電路必須考慮的 PCB 設(shè)計(jì)注意事項(xiàng)。本設(shè)計(jì)文檔其余部分引用的布線示例將使用含有源極開(kāi)爾文連接引腳的 GaNFET 封裝。VDD 電容VDD 引腳應(yīng)有兩個(gè)盡可能靠近 VDD 引腳放置的陶瓷電容。如圖 7 所示，較低值的高頻旁路電
關(guān)鍵字：安森美 GaN 驅(qū)動(dòng)器 PCB

氮化鎵GaN驅(qū)動(dòng)器的PCB設(shè)計(jì)策略概要

NCP51820 是一款 650 V、高速、半橋驅(qū)動(dòng)器，能夠以高達(dá) 200 V/ns 的 dV/dt 速率驅(qū)動(dòng)氮化鎵（以下簡(jiǎn)稱“GaN”）功率開(kāi)關(guān)。只有合理設(shè)計(jì)能夠支持這種功率開(kāi)關(guān)轉(zhuǎn)換的印刷電路板 (PCB) ，才能實(shí)現(xiàn)實(shí)現(xiàn)高電壓、高頻率、快速dV/dt邊沿速率開(kāi)關(guān)的全部性能優(yōu)勢(shì)。本文將簡(jiǎn)單介紹NCP51820及利用 NCP51820 設(shè)計(jì)高性能 GaN 半橋柵極驅(qū)動(dòng)電路的 PCB 設(shè)計(jì)要點(diǎn)。NCP51820 是一款全功能專用驅(qū)動(dòng)器，為充分發(fā)揮高電子遷移率晶體管 (HEMT) GaNFET 的開(kāi)關(guān)性能而
關(guān)鍵字：安森美 GaN PCB

如何輕松完成剛?cè)峤Y(jié)合 PCB 彎曲的電磁分析？

對(duì)于使用剛?cè)峤Y(jié)合 PCB 的系統(tǒng)，確保功能性、安全性和有效性是重中之重，尤其是用于先進(jìn)醫(yī)療植入物、高精度關(guān)鍵軍事設(shè)備以及類似受監(jiān)管機(jī)密設(shè)備的系統(tǒng)。為此，一定要對(duì)它們進(jìn)行全面詳盡的仿真。Footprint 尺寸較小的系統(tǒng)必須具有很高的封裝密度，才能容得下各種器件。對(duì)于使用剛?cè)峤Y(jié)合 PCB 的系統(tǒng)，確保功能性、安全性和有效性是重中之重，尤其是用于先進(jìn)醫(yī)療植入物、高精度關(guān)鍵軍事設(shè)備以及類似受監(jiān)管機(jī)密設(shè)備的系統(tǒng)。為此，一定要對(duì)它們進(jìn)行全面詳盡的仿真。Footprint 尺寸較小的系統(tǒng)必須具有很高的封裝
關(guān)鍵字： PCB

PCB通孔中的PTH NPTH的區(qū)別

可以觀察到電路板中有著許多大大小小的空洞，會(huì)發(fā)現(xiàn)是許多密密麻麻的小孔，每個(gè)孔洞都是有其目的而被設(shè)計(jì)出來(lái)的。這些孔洞大體上可以分成 PTH（Plating Through Hole，電鍍通孔）及 NPTH（Non Plating Through Hole，非電鍍通孔）兩種，這里說(shuō)「通孔」是因?yàn)檫@種孔真的就是從電路板的一面貫穿到另外一面，其實(shí)電路板內(nèi)除了通孔外，還有其他不是貫穿電路板的孔，可以觀察到電路板中有著許多大大小小的空洞，會(huì)發(fā)現(xiàn)是許多密密麻麻的小孔，每個(gè)孔洞都是有其
關(guān)鍵字： PCB

如何通過(guò)最小化熱回路PCB ESR和ESL來(lái)優(yōu)化開(kāi)關(guān)電源布局

問(wèn)題：能否優(yōu)化開(kāi)關(guān)電源的效率？?答案：當(dāng)然可以，最小化熱回路PCB ESR和ESL是優(yōu)化效率的重要方法。?簡(jiǎn)介對(duì)于功率轉(zhuǎn)換器，寄生參數(shù)最小的熱回路PCB布局能夠改善能效比，降低電壓振鈴，并減少電磁干擾(EMI)。ADI將在本文討論如何通過(guò)最小化PCB的等效串聯(lián)電阻(ESR)和等效串聯(lián)電感(ESL)來(lái)優(yōu)化熱回路布局設(shè)計(jì)。文中研究并比較了影響因素，包括解耦電容位置、功率FET尺寸和位置以及過(guò)孔布置。通過(guò)實(shí)驗(yàn)驗(yàn)證了分析結(jié)果，并總結(jié)了最小化PCB ESR和ESL的有效方法。?熱回路和
關(guān)鍵字：熱回路 PCB ESR ESL開(kāi)關(guān)電源布局

美國(guó)“顯卡稅”又推遲9個(gè)月：一旦征收最多漲價(jià)25％

美國(guó)貿(mào)易代表辦公室(USTR)決定，繼續(xù)暫緩根據(jù)301條款向從中國(guó)進(jìn)口的352類產(chǎn)品征收關(guān)稅，期限9個(gè)月，直到2023年9月30日。這其中就包括PCB電路板，尤其是用于顯卡的，稅率高達(dá)驚人的25％，被很多人稱為“顯卡稅” ，當(dāng)然筆記本、主板也同樣包括在內(nèi)。事實(shí)上，“顯卡稅”早就提出來(lái)了，但因?yàn)榉N種原因，一直沒(méi)有真正實(shí)施。2022年3月28日，USTR給出的豁免截止期限是2022年12月31日，近期隨著這一期限的臨近，讓很多游戲玩家憂心忡忡。
關(guān)鍵字：關(guān)稅 PCB 顯卡稅

在高速電路設(shè)計(jì)中候PCB布線的損耗解決方案

眼圖的結(jié)果也表明效果是顯而易見(jiàn)的。其實(shí)在產(chǎn)品設(shè)計(jì)的過(guò)程中，PCB的布線往往不是你想修改就能修改的，這牽涉到很多方面和部門之間的協(xié)作；換PCB材料也很麻煩，只要有改板之后才能調(diào)整。所以，有時(shí)候可以換一個(gè)思路，考慮下通路上的問(wèn)題，這時(shí)說(shuō)不定會(huì)有意想不到的效果。前段時(shí)間我們寫了一篇關(guān)于USB3.0的信號(hào)完整性的文章，說(shuō)了其中一個(gè)元器件的選用問(wèn)題。正好一個(gè)朋友又遇到了類似的問(wèn)題，由于損耗過(guò)大，一個(gè)勁的又是去調(diào)節(jié)PCB布線長(zhǎng)度，長(zhǎng)度壓縮了1inch，還是不行；又是去換PCB材料，也沒(méi)有很好地解決問(wèn)題，其實(shí)終發(fā)現(xiàn)的問(wèn)
關(guān)鍵字： PCB

高效差分對(duì)布線指南：提高 PCB 布線速度

“眾人拾柴火焰高” ——資源整合通常會(huì)帶來(lái)更好的結(jié)果。畢竟 “三個(gè)臭皮匠，頂個(gè)諸葛亮”，在電子領(lǐng)域也是如此：較之單一的走線，差分對(duì)布線更受青睞。本文要點(diǎn)●PCB 差分對(duì)的基礎(chǔ)知識(shí)。●差分對(duì)布線指南，實(shí)現(xiàn)更好的布線設(shè)計(jì)。●高效利用 PCB 設(shè)計(jì)工具?！氨娙耸安窕鹧娓摺?——資源整合通常會(huì)帶來(lái)更好的結(jié)果。畢竟 “三個(gè)臭皮匠，頂個(gè)諸葛亮”，在電子領(lǐng)域也是如此：較之單一的走線，差分對(duì)布線更受青睞。不過(guò)，差分對(duì)布線可能沒(méi)那么容易，因?yàn)樗鼈儽仨氉裱囟ǖ囊?guī)則，這樣才能確保信號(hào)的性能。這些規(guī)則決定了一些細(xì)節(jié)，如差分對(duì)的
關(guān)鍵字： PCB

PCB廠PCB板加工過(guò)程中引起的變形

PCB廠PCB板加工過(guò)程的變形原因非常復(fù)雜可分為熱應(yīng)力和機(jī)械應(yīng)力兩種應(yīng)力導(dǎo)致。其中熱應(yīng)力主要產(chǎn)生于壓合過(guò)程中，機(jī)械應(yīng)力主要產(chǎn)生板件堆放、搬運(yùn)、烘烤過(guò)程中。下面按流程順序做簡(jiǎn)單討論。1.覆銅板來(lái)料：覆銅板均為雙面板，結(jié)構(gòu)對(duì)稱，無(wú)圖形，銅箔與玻璃布CTE相差無(wú)幾，所以在壓合過(guò)程中幾乎不會(huì)產(chǎn)生因CTE不同引起的變形。但是，覆銅板壓機(jī)尺寸大，熱盤不同區(qū)域存在溫差，會(huì)導(dǎo)致壓合過(guò)程中不同區(qū)域樹(shù)脂固化速度和程度有細(xì)微差異，同時(shí)不同升溫速率下的動(dòng)黏度也有較大差異，所以也會(huì)產(chǎn)生由于固化過(guò)程差異帶來(lái)的局部應(yīng)力。一般這種應(yīng)力會(huì)
關(guān)鍵字： PCB

RS瑞森半導(dǎo)體-PCB LAYOUT中ESD的對(duì)策與LLC方案關(guān)鍵物料選型分享

運(yùn)用LAYOUT技巧改善性能，可提升產(chǎn)品性價(jià)比，把握關(guān)鍵物料選型可降低產(chǎn)品故障率，縮短產(chǎn)品開(kāi)發(fā)周期，加快產(chǎn)品上線。接上一篇：關(guān)于 LAYOUT通用原則在LLC系列方案中提升穩(wěn)定性的應(yīng)用做分享，本篇對(duì)LAYOUT中ESD的對(duì)策及瑞森LLC系列方案做設(shè)計(jì)時(shí)，關(guān)鍵物料選型事項(xiàng)繼續(xù)做分享。一、PCB LAYOUT中ESD的對(duì)策（一）PCB LAYOUT的關(guān)鍵中的重點(diǎn)：功率回路經(jīng)過(guò)正確的路徑回流。（二）在不同電位的兩個(gè)銅箔之間，尤其是高壓側(cè)與低壓側(cè)的間距需要大于或等于P，如下公式：P 〉0.015*(V
關(guān)鍵字： RS瑞森半導(dǎo)體 PCB

EDA 公司是否辜負(fù)了系統(tǒng)PCB 客戶？

電子設(shè)計(jì)自動(dòng)化 (EDA) 是支持電子系統(tǒng)開(kāi)發(fā)的關(guān)鍵行業(yè)。傳統(tǒng)上，EDA 分為兩個(gè)不同的市場(chǎng)部分：半導(dǎo)體設(shè)計(jì)和系統(tǒng)設(shè)計(jì) (PCB)。如果回顧 1970 年代早期的 EDA 行業(yè)，就會(huì)發(fā)現(xiàn)半導(dǎo)體（布局）和系統(tǒng) PCB（電路板布局）的物理設(shè)計(jì)具有顯著的能力。自 1970 年代以來(lái)，EDA行業(yè)的經(jīng)濟(jì)一直與半導(dǎo)體行業(yè)緊密相連，特別是摩爾定律。因此，今天，半導(dǎo)體 EDA 業(yè)務(wù)包括綜合（自動(dòng)布局、布線、布局規(guī)劃）、驗(yàn)證（形式化、仿真、仿真、硬件/軟件協(xié)同驗(yàn)證）和 IP（使能、測(cè)試、內(nèi)存控制器、驗(yàn)證IP等）。有趣的是，
關(guān)鍵字： EDA PCB Mouser Digi-Key

PCB 高速電路板 Layout 設(shè)計(jì)指南

為了滿足當(dāng)今電子產(chǎn)品的需求，數(shù)字電路的速度變得越來(lái)越快。高速設(shè)計(jì)曾經(jīng)是一個(gè)冷門的電子產(chǎn)品領(lǐng)域，但如今，大多數(shù)產(chǎn)品至少會(huì)有一部分需要 “高速設(shè)計(jì)”。這些設(shè)計(jì)要求 PCB 設(shè)計(jì)師按照高速規(guī)則和要求布置電路板；而對(duì)部分設(shè)計(jì)師來(lái)說(shuō)，這是一個(gè)全新的領(lǐng)域。為此，本文總結(jié)了一些最常見(jiàn)的高速 PCB 設(shè)計(jì)準(zhǔn)則，希望對(duì)您的高速 layout 設(shè)計(jì)有所助益。本文要點(diǎn)●為高速 PCB layout 做好準(zhǔn)備●高速設(shè)計(jì)中的器件擺放和 PDN 開(kāi)發(fā)●實(shí)用 PCB 高速布線建議為了滿足當(dāng)今電子產(chǎn)品的需求，數(shù)字電路的速度變得越來(lái)越快。
關(guān)鍵字： PCB 高速電路板