processor(dsp) 文章進(jìn)入processor(dsp)技術(shù)社區(qū)

視頻監(jiān)控系統(tǒng)中ARM與DSP的HPI接口設(shè)計(jì)

　　1 引言　　隨著網(wǎng)絡(luò)技術(shù)、圖像處理技術(shù)及嵌入式技術(shù)日趨成熟，視頻監(jiān)控技術(shù)得到廣泛的應(yīng)用。銀行、工廠、政府、學(xué)校等部門，都設(shè)置有監(jiān)控系統(tǒng)。尤其是在國(guó)際上一系列恐怖事件后，人們更感到監(jiān)控系統(tǒng)的重要。而且要求視頻監(jiān)控設(shè)備有高清晰的視頻效果的同時(shí)，還能對(duì)現(xiàn)場(chǎng)進(jìn)行實(shí)時(shí)控制。所以，此類設(shè)備不但要有更高的數(shù)據(jù)處理能力和處理精度，還要有強(qiáng)大的系統(tǒng)控制、管理能力以及高速的網(wǎng)絡(luò)數(shù)據(jù)傳輸速率。　　目前，市面上主流的視頻監(jiān)控設(shè)備，大致可以分成兩類，一是基于通用微處理器，二是基于數(shù)字信號(hào)處理器DSP。兩種芯片在功能上有
關(guān)鍵字： ARM DSP HPI 視頻監(jiān)控

CEVA和ARM合作CEVA DSP + ARM多處理器SoC的開發(fā)支持

　　硅產(chǎn)品知識(shí)產(chǎn)權(quán) (SIP) 平臺(tái)解決方案和數(shù)字信號(hào)處理器 (DSP) 內(nèi)核授權(quán)廠商CEVA公司宣布與ARM合作，針對(duì)多處理器系統(tǒng)級(jí)芯片 (SoC) 解決方案的開發(fā)，在ARM? CoreSight? 技術(shù)實(shí)現(xiàn)CEVA DSP內(nèi)核的實(shí)時(shí)跟蹤支持。這種強(qiáng)化的支持將使得日益增多的采用基于CEVA DSP + ARM處理器的SoC客戶，在使用具有ARM Embedded Trace Macrocell? (ETM) 技術(shù)的處理器時(shí)，受益于完全的系統(tǒng)可視化，從而簡(jiǎn)化調(diào)試過(guò)程及確?？?/li>
關(guān)鍵字： ARM CEVA DSP 多處理器 SoC SIP

DSP+FPGA在高速高精運(yùn)動(dòng)控制器中的應(yīng)用

　　運(yùn)動(dòng)控制卡已經(jīng)在數(shù)控機(jī)床、工業(yè)機(jī)器人、醫(yī)用設(shè)備、繪圖儀、IC電路制造設(shè)備、IC封裝等領(lǐng)域得到了廣泛運(yùn)用，取得了良好的效果。目前運(yùn)動(dòng)控制卡大部分采用8051系列的8位單片機(jī)，雖然節(jié)省了開發(fā)周期但缺乏靈活性，難以勝任高要求運(yùn)作環(huán)境，而且運(yùn)算能力有限。　　DSP的數(shù)據(jù)運(yùn)算處理功能強(qiáng)大，即使在很復(fù)雜的控制中，采樣周期也可以取得很小，控制效果更接近于連續(xù)系統(tǒng)。把DSP與PC的各自優(yōu)勢(shì)結(jié)合將是高性能數(shù)控系統(tǒng)的發(fā)展趨勢(shì)。本運(yùn)動(dòng)控制器采用TI公司的高性能浮點(diǎn)DSP作為主控芯片，通過(guò)ISA接口與PC
關(guān)鍵字： DSP FPGA 運(yùn)動(dòng)控制插補(bǔ) 伺服

DSP在平行雙輪電動(dòng)車控制系統(tǒng)中的應(yīng)用

　　1 引言　　2001年，美國(guó)發(fā)明家Kamen發(fā)明了一種新型的方便快捷的兩輪交通工具“Segway”，行走平衡控制技術(shù)成為全球機(jī)器人控制技術(shù)的研究熱點(diǎn)。以平行雙輪電動(dòng)車作為移動(dòng)平臺(tái)為機(jī)器人的研究提供了技術(shù)支持，同時(shí)由于他的行為與火箭飛行和兩足機(jī)器人有很大的相似性，因而對(duì)其運(yùn)動(dòng)平衡控制研究具有重大的理論和實(shí)際意義。文獻(xiàn)[2]介紹了平行雙輪電動(dòng)車的控制器電路，以C8051F020單片機(jī)為控制核心通過(guò)調(diào)整車體平臺(tái)的運(yùn)行位置，從而使車體平臺(tái)始終保持平衡狀態(tài)。然而其并沒(méi)有考慮載人、載
關(guān)鍵字： DSP 平行雙輪電動(dòng)車微處理器單片機(jī) 無(wú)刷直流電動(dòng)機(jī)

合眾達(dá)推出專業(yè)Davinci音視頻應(yīng)用解決方案

　　板型小巧，功能接口豐富的Davinci開發(fā)平臺(tái)：　　DSP： TMS320DM6446-594，雙核ARM9+DM64X 　　UART： 1路RS232與1路RS485 　　Video： 1路PAL/NTSC標(biāo)準(zhǔn)模擬視頻輸入 1路PAL/NTSC標(biāo)準(zhǔn)模擬視頻輸出或VGA輸出　　Audio： 1路立體聲輸入／輸出　　數(shù)字I/O： 4入2出，用于狀態(tài)和
關(guān)鍵字：合眾達(dá) DSP UART USB接口

TI C2000 DSP大獎(jiǎng)賽決賽在合肥工大圓滿舉行

??????? 　　本次大賽是TI第一次舉辦C2000系列DSP的大賽，分為自由命題組和TI命題組，吸引了來(lái)自合肥工業(yè)大學(xué)、南京航空航天大學(xué)、清華大學(xué)、上海交通大學(xué)、同濟(jì)大學(xué)、湖北汽車工業(yè)學(xué)院、北京化工大學(xué)、東北電力大學(xué)等十幾支參賽對(duì)伍。C2000 DSP在馬達(dá)控制、高速傳感、數(shù)字電源等方面得到了廣泛的設(shè)計(jì)應(yīng)用，有些設(shè)計(jì)產(chǎn)品已經(jīng)在產(chǎn)業(yè)屆得到了良好的市場(chǎng)反映，如合肥工業(yè)大學(xué)的基于TMS320F2812的配網(wǎng)自動(dòng)化終端FTU的設(shè)計(jì)和實(shí)現(xiàn)
關(guān)鍵字：合眾達(dá) TI DSP C2000

基于構(gòu)件技術(shù)的嵌入式系統(tǒng)復(fù)用軟件設(shè)計(jì)

　　引言　　對(duì)嵌入式軟件構(gòu)件平臺(tái)而言，其支撐平臺(tái)首先是一個(gè)嵌入式實(shí)時(shí)多任務(wù)操作系統(tǒng)，其次為整個(gè)軟件構(gòu)件的設(shè)計(jì)提供開發(fā)工具和集成環(huán)境。在支撐平臺(tái)的設(shè)計(jì)過(guò)程中，可以借鑒領(lǐng)域工程的思想，將整個(gè)嵌入式實(shí)時(shí)多任務(wù)操作系統(tǒng)設(shè)計(jì)成一個(gè)系統(tǒng)級(jí)的軟件構(gòu)件庫(kù)。這樣不但實(shí)現(xiàn)了嵌入式操作系統(tǒng)的可裁剪性，而且由于從嵌入式操作系統(tǒng)到應(yīng)用程序的設(shè)計(jì)都是基于離散化的軟件構(gòu)件，因此方便了嵌入式控制應(yīng)用軟件設(shè)計(jì)時(shí)的集成和調(diào)試。為了方便軟件構(gòu)件的管理，可以將系統(tǒng)級(jí)和應(yīng)用級(jí)的軟件構(gòu)件庫(kù)綜合成一個(gè)功能完備的軟件構(gòu)件庫(kù)。它包括從嵌入式控制系統(tǒng)的
關(guān)鍵字：嵌入式軟件構(gòu)件平臺(tái) 操作系統(tǒng) DSP

Xilinx推出LogiCORE Turbo編解碼器解決方案

　　賽靈思公司（Xilinx, Inc.）推出針對(duì)LTE無(wú)線系統(tǒng)的性能優(yōu)化可編程Turbo編碼解決方案。利用Spartan® 和 Virtex®現(xiàn)場(chǎng)可編程門陣列（FPGA）嵌入的數(shù)字信號(hào)處理（DSP）能力, 新推出的Xilinx 3GPP LTE Turbo 編碼器和解碼器LogiCORE™ 產(chǎn)品提供了高達(dá)200 Mbps的吞吐能力，可滿足不斷演化的長(zhǎng)期演進(jìn)（LTE）標(biāo)準(zhǔn)對(duì)現(xiàn)代無(wú)線系統(tǒng)提出的語(yǔ)音和日益增長(zhǎng)的數(shù)據(jù)通信要求。　　Turbo碼最初專為3G無(wú)線系統(tǒng)的商用
關(guān)鍵字： Xilinx LTE Turbo FPGA DSP 編碼器解碼器

基于TMS320C50的通用語(yǔ)音信號(hào)處理系統(tǒng)

　　語(yǔ)言是人類相互溝通信息的重要工個(gè)。隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展,特別是語(yǔ)音通信和各種語(yǔ)音產(chǎn)品的廣泛普及,語(yǔ)音信號(hào)的數(shù)字化處理在越來(lái)越多的領(lǐng)域中發(fā)揮著巨大的作用。目前,各種以語(yǔ)言信號(hào)數(shù)字處理為特點(diǎn)的商品已經(jīng)進(jìn)入市場(chǎng),商品化的語(yǔ)音信號(hào)處理機(jī)也已問(wèn)世,如KAY公司的CSL TM（Computerized Speech Lab）。　　一個(gè)完備的語(yǔ)音信號(hào)處理系統(tǒng)不但要具備語(yǔ)音信號(hào)的采集和回放功能,而且更重要的是要能完成復(fù)雜的語(yǔ)音信號(hào)分析和處理算法。通常這些算法運(yùn)算量大,且又要滿足實(shí)時(shí)或準(zhǔn)實(shí)時(shí)的快速高效處理要求,因
關(guān)鍵字： DSP 語(yǔ)音信號(hào)處理

多核設(shè)計(jì)需掌握關(guān)鍵技術(shù)

　　過(guò)去一段時(shí)間以來(lái)，收益遞減法則(Law of Diminishing Return)在傳統(tǒng)處理器架構(gòu)的進(jìn)展方面已經(jīng)明顯體現(xiàn)出來(lái)。每一代新工藝幾何尺寸和新興微架構(gòu)的進(jìn)步，在相應(yīng)性能上所能帶來(lái)的增益正在逐漸減少──顯然，借助更快速度以實(shí)現(xiàn)摩爾定律的方法不再靈驗(yàn)！功耗和微架構(gòu)改良的限制，使單一處理器的發(fā)展前景受挫，業(yè)界的關(guān)注焦點(diǎn)已轉(zhuǎn)向多處理器或多核芯片架構(gòu)的開發(fā)潛力。　　由于多核主要是用于克服單處理器系統(tǒng)局限性的，所以很多人認(rèn)為，采用多核純粹是出于性能方面的考慮。但以picoChip的經(jīng)驗(yàn)來(lái)看，多核技術(shù)
關(guān)鍵字：多核收益遞減法則 DSP 處理器

基于DSP的視頻算法系統(tǒng)的優(yōu)化策略

本文主要討論基于TI公司C64系列DSP的視頻解碼算法在系統(tǒng)優(yōu)化過(guò)程中需要考慮的若干因素。
關(guān)鍵字：優(yōu)化策略系統(tǒng) 算法 DSP 視頻基于

基于TMS320C64x DSP/BIOSⅡ的嵌入式語(yǔ)音采集與盲分離系統(tǒng)設(shè)計(jì)

盲信號(hào)分離是信號(hào)處理領(lǐng)域的熱點(diǎn)問(wèn)題,涌現(xiàn)了許多成熟的算法,但它的硬件實(shí)現(xiàn)相對(duì)比較滯后。文章利用美國(guó)TI公司新一代的TMS320C64x數(shù)字信號(hào)處理芯片的多通道緩沖串口和增強(qiáng)型直接存儲(chǔ)器訪問(wèn)(EnhancedDirectMemoryAccess,EDMA)的特點(diǎn),并結(jié)合DSP/BIOSⅡ?qū)崟r(shí)操作系統(tǒng),設(shè)計(jì)出了嵌入式混合語(yǔ)音采集與盲分離系統(tǒng)。該系統(tǒng)結(jié)構(gòu)簡(jiǎn)單、易于集成、實(shí)時(shí)性好。
關(guān)鍵字：分離系統(tǒng) 設(shè)計(jì) 采集語(yǔ)音 TMS320C64x DSP/BIOS 嵌入式

一種實(shí)時(shí)信號(hào)處理系統(tǒng)的研究和實(shí)現(xiàn)

　　引言　　近年來(lái)，實(shí)時(shí)信號(hào)處理的要求越來(lái)越高，所用系統(tǒng)要求具有處理大量數(shù)據(jù)的能力，這就要求系統(tǒng)硬件要達(dá)到很高的運(yùn)算速度，并且軟件處理程序也要盡可能優(yōu)化，以保證系統(tǒng)的實(shí)時(shí)性。本文基于FPGA和ADSP-TS101S所實(shí)現(xiàn)的一種高速數(shù)據(jù)并行處理系統(tǒng)，可以進(jìn)行實(shí)時(shí)連續(xù)波和脈沖波的處理，并將連續(xù)波的頻譜和脈沖波脈沖幅度信息、脈前時(shí)刻、脈寬及載頻打包輸出。整個(gè)系統(tǒng)的輸出延時(shí)被控制在1ms之內(nèi)。　　系統(tǒng)任務(wù)及系統(tǒng)結(jié)構(gòu) 　　系統(tǒng)任務(wù) 　　系統(tǒng)頻譜分析電路組成結(jié)構(gòu)如圖1所示。前端輸入為高頻寬帶模擬信號(hào)經(jīng)過(guò)數(shù)
關(guān)鍵字： FPGA DSP 信號(hào)處理 DMAR DMA

基于ARM和DSP的嵌入式智能儀器系統(tǒng)設(shè)計(jì)

　　1　引言　　隨著智能儀器及控制系統(tǒng)對(duì)實(shí)時(shí)性信號(hào)處理的要求不斷提高和大規(guī)模集成電路技術(shù)的迅速發(fā)展。越來(lái)越迫切的要求有一種高性能的設(shè)計(jì)方案與之相適應(yīng)，將DSP技術(shù)和ARM技術(shù)結(jié)合起來(lái)應(yīng)用于嵌入式系統(tǒng)中，將會(huì)充分發(fā)揮兩者優(yōu)勢(shì)以達(dá)到智能控制系統(tǒng)中對(duì)數(shù)據(jù)的實(shí)時(shí)性、高效性的通信要求。該嵌入式系統(tǒng)要求實(shí)時(shí)響應(yīng)，具有嚴(yán)格的時(shí)序性。其工作環(huán)境可能非常惡劣，如高溫、低溫、潮濕等，所以系統(tǒng)還要求非常高的穩(wěn)定性。　　2　嵌入式系統(tǒng)的總體設(shè)計(jì) 　　2.1　核心器件的主要功能　　ARM和DSP分別選用Cirrus　
關(guān)鍵字：嵌入式智能儀器 DSP ARM

自動(dòng)體外除顫器的概述

　　概述：　　手動(dòng)除顫通過(guò)給予心臟受控電擊，迫使所有心肌瞬間收縮，從而有望使心臟恢復(fù)正常心律。歷來(lái)只有經(jīng)過(guò)專門培訓(xùn)的醫(yī)療專業(yè)人員才能夠使用手動(dòng)除顫器掌握心律。然而，自動(dòng)體外除顫器 (AED) 使用嵌入式計(jì)算機(jī)芯片對(duì)心律進(jìn)行即時(shí)而準(zhǔn)確的分析，從而使非醫(yī)療專業(yè)人員在無(wú)意外電擊風(fēng)險(xiǎn)的情況下也能提供同樣重要的服務(wù)。　　AED 器件輕盈小巧，可監(jiān)視人的心律（通過(guò)放在人身上的特殊墊子）并能夠識(shí)別心臟纖維性顫動(dòng) (VF)，也稱為“心臟驟停”，或 SCA。如果出現(xiàn) SCA， AED 將
關(guān)鍵字：醫(yī)療電子自動(dòng)體外除顫器 AED DSP