processor(dsp) 文章進(jìn)入processor(dsp)技術(shù)社區(qū)

基于DSP和模糊控制的尋線行走機(jī)器人設(shè)計(jì)與實(shí)現(xiàn)

　　在最近的機(jī)器人比賽和電子設(shè)計(jì)競賽中，較多參賽題目要求機(jī)器人沿場地內(nèi)白色或黑色指引線行進(jìn)。一些研究人員提出了基于尋線的機(jī)器人設(shè)計(jì)策略，主要是關(guān)注指引線的檢測，但對于機(jī)器人的整體設(shè)計(jì)未做說明。本文在總結(jié)此類賽事的基礎(chǔ)上，提出了一種將DSP(Digital Signal Processor)和CPLD(Complex Programmable Logic Device)作為核心處理器，采用模糊控制策略處理來自檢測指引線傳感器信號(hào)的機(jī)器人行走機(jī)構(gòu)的通用性設(shè)計(jì)方法。　　1 車體機(jī)械設(shè)計(jì) 　　由于機(jī)器人比賽
關(guān)鍵字： DSP 模糊控制機(jī)器人傳感器單片機(jī)

FPGA+DSP實(shí)時(shí)三維圖像信息處理系統(tǒng)

　　三維圖像信息處理一直是圖像視頻處理領(lǐng)域的熱點(diǎn)和難點(diǎn)，目前國內(nèi)外成熟的三維信息處理系統(tǒng)不多，已有的系統(tǒng)主要依賴高性能通用PC完成圖像采集、預(yù)處理、重建、構(gòu)型等囊括底層和高層的處理工作。三維圖像處理數(shù)據(jù)量特別大、運(yùn)算復(fù)雜，單純依靠通用PC很難達(dá)到實(shí)時(shí)性要求，不能滿足現(xiàn)行高速三維圖像處理應(yīng)用。　　本系統(tǒng)中，采用FPGA實(shí)現(xiàn)底層的信號(hào)預(yù)處理算法，其處理數(shù)據(jù)量很大，處理速度高，但算法結(jié)構(gòu)相對比較簡單，可同時(shí)兼顧速度和靈活性。高層處理算法數(shù)據(jù)量較少、算法結(jié)構(gòu)復(fù)雜，可采用運(yùn)算速度快、尋址方式靈活、通信機(jī)制強(qiáng)大的
關(guān)鍵字： FPGA DSP 三維圖像信息處理 EVIP PCI

基于DSP Builder的14階FIR濾波器的設(shè)計(jì)

數(shù)字濾波器在數(shù)字信號(hào)處理的各種應(yīng)用中發(fā)揮著十分重要的作用，他是通過對采樣數(shù)據(jù)信號(hào)進(jìn)行數(shù)學(xué)運(yùn)算處理來達(dá)到頻域?yàn)V波的目的。數(shù)字濾波器既可以是有限長單脈沖響應(yīng)(FIR)濾波器也可以是無限長單脈沖響應(yīng)(IIR)濾波器。在維納濾波器理論發(fā)明的早期，人們使用IIR濾波器，但現(xiàn)在更多是使用FIR濾波器。本文按照Matlab／Simulink／DSP Builder／QuartusⅡ流程，設(shè)計(jì)一個(gè)FIR濾波器。Altera DSP Builder是連接Simulink和QuartusⅡ開發(fā)軟件的DSP開發(fā)工具。在DSP
關(guān)鍵字：濾波器設(shè)計(jì) FIR Builder DSP 基于

異步 DSP 核心設(shè)計(jì): 更低功耗，更高性能

這一新技術(shù)的主要推動(dòng)力來自硅技術(shù)的發(fā)展?fàn)顩r。隨著硅產(chǎn)品的結(jié)構(gòu)縮小到 90 納米以內(nèi)，降低功耗就已成為首要事務(wù)。異步設(shè)計(jì)具有功耗低、電路更可靠等優(yōu)點(diǎn)，被看作是滿足這一需要的途徑。
關(guān)鍵字：功耗高性能設(shè)計(jì) 核心 DSP 異步

EDGE手機(jī)基帶處理設(shè)計(jì)的幾種實(shí)現(xiàn)方法評估

在無線市場上，EDGE協(xié)議已迅速為業(yè)者所接受，EDGE手機(jī)設(shè)計(jì)中支持多時(shí)隙傳輸、多種調(diào)制解調(diào)器/語音編譯碼器是基...
關(guān)鍵字： EDGE系統(tǒng) 基帶 DSP 語音編碼器 GMSK 形狀因子算術(shù)邏輯單元信道質(zhì)量頻率誤差音頻電路

用8位微處理器實(shí)現(xiàn)數(shù)字低通濾波器設(shè)計(jì)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： 8位微處理器 DSP 數(shù)字低通濾波器

什么是DSP及DSP技術(shù)詳解

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：數(shù)字信號(hào)處理 DSP

基于DSP多處理器實(shí)時(shí)開發(fā)環(huán)境的設(shè)計(jì)

本文通過研究提出了一種多處理器實(shí)時(shí)開發(fā)環(huán)境的設(shè)計(jì)思想，它可以支持多種型號(hào)處理器的同時(shí)開發(fā)，使系統(tǒng)級開發(fā)變得簡單易行。
關(guān)鍵字：環(huán)境設(shè)計(jì) 開發(fā) 實(shí)時(shí) DSP 處理器基于

DSP應(yīng)用系統(tǒng)中的硬件接口電路設(shè)計(jì)

介紹了DSP應(yīng)用系統(tǒng)的硬件接口電路：包括電平變換電路、仿真器JTAG接口電路、以及可擴(kuò)展的硬件接口（如A/D、D/A、SRAM）等的設(shè)計(jì)方法，并給出了接口電路在設(shè)計(jì)時(shí)須注意的幾個(gè)問題。
關(guān)鍵字： DSP 應(yīng)用系統(tǒng) 電路設(shè)計(jì) 硬件接口

一種基于DSP平臺(tái)的快速H.264編碼算法的設(shè)計(jì)

　　視頻壓縮編碼標(biāo)準(zhǔn)H.264／AVC是由ISO／IEC和ITU-T組成的聯(lián)合視頻專家組(JVT)制定的，他引進(jìn)了一系列先進(jìn)的視頻編碼技術(shù)，如4×4整數(shù)變換、空域內(nèi)的幀內(nèi)預(yù)測，多參考幀與多種大小塊的幀間預(yù)測技術(shù)等，標(biāo)準(zhǔn)一經(jīng)推出，就以其高效的壓縮性能和友好的網(wǎng)絡(luò)特性受到業(yè)界的廣泛推崇。特別是在2004年7月JVT組織做了重要的保真度范圍擴(kuò)展的補(bǔ)充后，更加擴(kuò)大了標(biāo)準(zhǔn)的應(yīng)用范圍，但同時(shí)巨大的運(yùn)算量卻成為其廣泛應(yīng)用的瓶頸。考慮到H.264協(xié)議實(shí)現(xiàn)的復(fù)雜度，本文的思路是：一方面提高硬件處理速度和能力，采
關(guān)鍵字： DSP 編碼算法視頻壓縮編碼編碼器 ARM CPU

在采用FPGA設(shè)計(jì)DSP系統(tǒng)中仿真的重要性

仿真是所有系統(tǒng)成功開發(fā)的基礎(chǔ)。通過在不同條件、參數(shù)值和輸入情況下對系統(tǒng)進(jìn)行高級行為仿真，工程師可以迅速找到、分離并糾正系統(tǒng)的設(shè)計(jì)問題。因?yàn)樵谶@一階段，比較容易區(qū)分設(shè)計(jì)問題和編程問題。通過在系統(tǒng)級工作，設(shè)計(jì)人員可以確定這一階段的問題是來自設(shè)計(jì)缺陷，而不是編程問題。此外，在信號(hào)處理系統(tǒng)設(shè)計(jì)中使用基于模型的方法大大縮短了“錯(cuò)誤診斷延遲”時(shí)間――從設(shè)計(jì)中出現(xiàn)錯(cuò)誤到發(fā)現(xiàn)錯(cuò)誤并分離錯(cuò)誤的時(shí)間。
關(guān)鍵字：真的重要性系統(tǒng) DSP FPGA 設(shè)計(jì) 采用

32位DSP兩級cache的結(jié)構(gòu)設(shè)計(jì)

采用自頂向下的流程設(shè)計(jì)了一款32位DSP的cache。該cache采用兩級結(jié)構(gòu)，第一級采用哈佛結(jié)構(gòu)，第二級采用普林斯頓結(jié)構(gòu)。本文詳細(xì)論述了該cache的結(jié)構(gòu)設(shè)計(jì)及采用的算法。
關(guān)鍵字：結(jié)構(gòu)設(shè)計(jì) cache 兩級 DSP 32位

合眾達(dá)推出達(dá)芬奇音視頻應(yīng)用解決方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 合眾達(dá)

ADSP-21262型DSP的監(jiān)控設(shè)計(jì)

　　1 引言　　隨著數(shù)字信號(hào)處理理論的日趨完善和超大規(guī)模集成電路技術(shù)的飛速發(fā)展,在各種實(shí)時(shí)處理應(yīng)用需求的推動(dòng)下,數(shù)字信號(hào)處理器(DSP)也得到了越來越廣泛的應(yīng)用。　　DSP的監(jiān)控是DSP開發(fā)和應(yīng)用中十分重要的環(huán)節(jié)。目前在DSP的開發(fā)過程中,最常用的方式是通過購買處理器的JTAG仿真器和開發(fā)軟件包實(shí)現(xiàn)對DSP的調(diào)試和監(jiān)控。JTAG調(diào)試工具的功能十分強(qiáng)大,對于不熟悉DSP內(nèi)部結(jié)構(gòu)和細(xì)節(jié)的開發(fā)者而言是一種非常不錯(cuò)的選擇。但是此種方法也有其缺陷：首先,開發(fā)成本比較昂貴,一般購買正版仿真器和軟件包的價(jià)格都在
關(guān)鍵字： DSP 監(jiān)控 JTAG PC

基于DSP的音頻會(huì)議信號(hào)合成算法研究

　　隨著在數(shù)字信號(hào)處理(DSP)算法和芯片處理能力以及通信網(wǎng)絡(luò)結(jié)構(gòu)優(yōu)化等方面的不斷發(fā)展，現(xiàn)代化通信已經(jīng)迅速普及。音頻會(huì)議是眾多通信系統(tǒng)的必備功能。有多個(gè)用戶參與的音頻會(huì)議，最簡單的模式可以使用令牌控制下的互斥模式，使只有擁有發(fā)言權(quán)的那個(gè)與會(huì)者才可以講話。在這種模式下，每個(gè)與會(huì)者某一時(shí)刻只能聽到一路音頻信號(hào)，這種“半雙工”模式對于音頻會(huì)議是不方便和不實(shí)際的。　　真正的電話會(huì)議應(yīng)當(dāng)仿真多個(gè)與會(huì)者在一個(gè)會(huì)議室進(jìn)行對話的情形。但是由于與會(huì)終端在物理上并不在一起，而每個(gè)終端只有一套音頻輸
關(guān)鍵字： DSP 音頻會(huì)議音頻輸出 ITU-T 有無聲檢測