首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> soc　

用SoC實現(xiàn)視頻圖形引擎功能的研究

  • 結(jié)合實際方案對目前國內(nèi)研究熱點的SoC設(shè)計進行一些討論，主要對系統(tǒng)集成、算法與系統(tǒng)芯片結(jié)構(gòu)、可測試性設(shè)計等方面進行一些相關(guān)探討。
  • 關(guān)鍵字： SoC  視頻圖形  引擎    

射頻SoC nRF9E5及無線數(shù)據(jù)傳輸系統(tǒng)的實現(xiàn)

51兼容射頻Soc nRF9E5與無線光機鼠標設(shè)計

動態(tài)時鐘配置下的SoC低功耗管理

  • 隨著芯片集成度的提高，對一些功能復(fù)雜的系統(tǒng)芯片功耗的管理，已經(jīng)引起大家越來越多的重視，如何控制好SoC的功耗將成為芯片能否成功的重要因素。
  • 關(guān)鍵字： 功耗  管理  SoC  配置  時鐘  動態(tài)  

Cadence混合信號SoC設(shè)計技術(shù)在ICSICT 2004獲得好評

  • 中國每三年舉辦一次的固態(tài)和集成電路技術(shù)國際會議(International Conference on Solid-State and Integrated-Circuit Technology，ICSICT)是目前在中國召開的集成電路和微電子技術(shù)領(lǐng)域最高級別和最大的國際會議。它提供了一個展示固態(tài)和集成電路領(lǐng)域最新發(fā)展的國際交流平臺，為提高中國集成電路技術(shù)的學術(shù)水平和推動中國集成電路產(chǎn)業(yè)的發(fā)展起到了十分積極的作用。固態(tài)器件、集成電路、工藝技術(shù)、先進材料和其它相關(guān)的所有研究領(lǐng)域都屬于會議的討論范圍。&nbs
  • 關(guān)鍵字： Cadence  SoC  ASIC  

QuickLogic可編程SOC系列瞄準數(shù)字媒體應(yīng)用

  • 嵌入式標準產(chǎn)品（ESPs）的先驅(qū)企業(yè)QuickLogic公司（Nasdaq股票代碼: QUIK）于今天日發(fā)布了QL92xxx 系列可編程片上系統(tǒng)器件（ProgrammableSOC）的。該系列產(chǎn)品系列以廣受歡迎的以QuickMIPS 產(chǎn)品系列中的的QL902M為 為基礎(chǔ)并，內(nèi)置了了專為用于嵌入式數(shù)字媒體應(yīng)用的器件而設(shè)計的附加預(yù)編程模塊。該系列的首款產(chǎn)品為QL92010，其中內(nèi)置了了一個IDE控制器。秉承QuickLogic一貫專注努力于提供有線/無線IP網(wǎng)絡(luò)數(shù)字媒體傳輸和處理的芯片解決方案的傳統(tǒng)，Quic
  • 關(guān)鍵字： QuickLogic  SoC  ASIC  

SoC中的電源設(shè)計、分析與驗證

  • 2004年6月A版 摘  要：本文分析了深亞微米下超大規(guī)模SoC的電源設(shè)計中存在的問題，給出了業(yè)界適用的設(shè)計、驗證方法，并以工程設(shè)計為例，給出層次性SoC設(shè)計中電源設(shè)計、驗證的適用流程。 關(guān)鍵詞：系統(tǒng)芯片；電源電壓降；地電壓反彈；電源網(wǎng)格 引言 　　SoC(系統(tǒng)芯片)是現(xiàn)代微電子技術(shù)向前發(fā)展的必然趨勢。與工藝技術(shù)逐步先進的變化相適應(yīng)，SoC芯片上的內(nèi)核邏輯的供電電壓也逐步降低。供電電源電壓減小的一個顯著好處是使整個芯片的功耗降低，然而它同時也帶來了芯片噪聲容限降低的負面影響。芯片供電電源
  • 關(guān)鍵字： SoC  SoC  ASIC  

FPSLIC簡化SoC設(shè)計

  • 電子設(shè)計應(yīng)用2004年第9期 門陣列的好處在于它不僅可以減小PCB板的尺寸，而且可以降低功耗、提高可靠性，以及降低整個系統(tǒng)成本。但由于門陣列的設(shè)計工具價格太高， 流片費用(NRE)的負擔太重，風險高，設(shè)計周期太長， 所以不能被一般公司所采用。Xilinx開發(fā)出的第一批基于SRAM的FPGA， 由于其軟件價格很低，沒有流片費用，所以它比門陣列更容易普及而被工程師所采用。如今芯片產(chǎn)業(yè)已經(jīng)可以把數(shù)百萬門的邏輯放入一個芯片里，使其達到可以把整個系統(tǒng)濃縮到單個芯片的程度，這不僅代表把邏輯和ASIC 放入單一芯片，它
  • 關(guān)鍵字： FPSLIC  SoC  ASIC  

賽普拉斯宣布已開始生產(chǎn)一款新型可編程系統(tǒng)級芯片（PSoCTM）混合信號陣列

  • 賽普拉斯半導(dǎo)體公司 (NYSE：CY) 的子公司賽普拉斯微系統(tǒng)有限公司（Cypress MicroSystems）于今日宣布已開始生產(chǎn)一款新型可編程系統(tǒng)級芯片（PSoCTM）混合信號陣列。這種具有擴展數(shù)字集成功能的新型器件拓展了廣受歡迎的PSoC架構(gòu)的適用范圍，以滿足消費類、工業(yè)、辦公自動化、電信和汽車應(yīng)用中更大規(guī)模、更復(fù)雜的嵌入式控制功能的需要。賽普拉斯微系統(tǒng)公司的市場副總裁John McDonald說：“我們注意到客戶需要更多的數(shù)字功能，以提高外圍部件的集成度。我們的新款PSoC器件使得可用于實現(xiàn)片上
  • 關(guān)鍵字： 賽普拉斯  SoC  ASIC  

Mentor Graphics公司與華為公司共建SoC軟硬件協(xié)同驗證環(huán)境

  • 日前，Mentor和華為共同宣布共同建立SOC軟硬件協(xié)同驗證環(huán)境。旨在加強SoC驗證方面雙方的全面合作。事先，華為已經(jīng)利用Mentor公司提供的Seamless軟硬件協(xié)同驗證方案成功建立了ARM-based SoC驗證環(huán)境。利用Seamless協(xié)同驗證環(huán)境，華為已經(jīng)成功調(diào)試，并解決了多款基于ARM7TDMI、 ARM926ejs、Power PC的SoC芯片軟硬件接口問題。華為早在上個世紀90年代就認識到SoC的功能驗證比傳統(tǒng)的ASIC的功能驗證更具有挑戰(zhàn)性，需要付出更多的仿真努力，同時產(chǎn)品的開發(fā)周期也更
  • 關(guān)鍵字： Mentor  Graphics  SoC  ASIC  

北京集成電路設(shè)計園選用Cadence SoC Encounter設(shè)計平臺

  • 美國Cadence設(shè)計系統(tǒng)公司公司（紐約證券交易所代碼：CDN）董事會主席Ray Bingham先生一行，到北京集成電路設(shè)計園訪問, 設(shè)計園公司總經(jīng)理郝偉亞先生詳細介紹了設(shè)計園以及北京集成電路設(shè)計產(chǎn)業(yè)發(fā)展情況。Ray Bingham先生表示，Cadence長期致力于中國電子產(chǎn)業(yè)的發(fā)展，支持北京集成電路產(chǎn)業(yè)的發(fā)展，對于作為中國7個國家IC設(shè)計基地之一的北京集成電路設(shè)計園，擴展其數(shù)字設(shè)計平臺，選用Cadence SoC Encounter為實現(xiàn)很復(fù)雜、高性能的芯片提供經(jīng)過驗證的設(shè)計工具，應(yīng)對納米技術(shù)挑戰(zhàn)，感
  • 關(guān)鍵字： Cadence  SoC  ASIC  

高速SoC單片機C8051F

  • 美國Cygnal公司專門從事混合信號系統(tǒng)芯片(SoC)單片機的設(shè)計與制造。公司更新了原51單片機結(jié)構(gòu)，設(shè)計了具有自主產(chǎn)權(quán)的CIP-51內(nèi)核，運行速度高達每秒25MIPS?，F(xiàn)已設(shè)計并為市場提供了29個品種的C8051F系列SoC單片機，預(yù)計今年年內(nèi)還將完成20多個新的SoC單片機的設(shè)計。 C8051F系列是集成的混合信號系統(tǒng)芯片SoC單片機，具有與MCS-51內(nèi)核及指令集完全兼容的微控制器，除了具有標準8051的數(shù)字外設(shè)部件之外，片內(nèi)還集成了數(shù)據(jù)采集和控制系統(tǒng)中常用的模擬部件和其它數(shù)字外設(shè)及功能部件(參見圖
  • 關(guān)鍵字： SoC  ASIC  

推動標準的平臺

  • 概述在復(fù)雜SoC設(shè)計中，設(shè)計的可復(fù)用性是一種公認的能有效提升設(shè)計效率的方法。單純地強調(diào)開發(fā)和集成硬件IP(intellectual property)模塊還不夠完全，人們應(yīng)該繼續(xù)提高IP的抽象層次——從簡單的組件到完整的功能子系統(tǒng)，為SoC設(shè)計提供一個靈活而穩(wěn)定的出發(fā)點。目前許多公司都進行基于平臺的設(shè)計，希望借此來滿足越來越緊迫的產(chǎn)品上市時間要求。然而，如果只是簡單地把一個原來的設(shè)計轉(zhuǎn)移到另一個產(chǎn)品設(shè)計中去會帶來很多問題。假如這個設(shè)計沒有考慮到設(shè)計的可復(fù)用性，并且缺乏足夠的文檔說明，那么改寫該設(shè)計花費的時
  • 關(guān)鍵字： SoC  

SoC處理器的定標原則

  • 半導(dǎo)體器件定標(scaling)在量上的不斷進展蘊育著系統(tǒng)級芯片(SoC)器件在設(shè)計和結(jié)構(gòu)上質(zhì)的深刻變化。IC器件定標可以加強功率效率、增加帶寬和顯著改進功能集成性，而要挖掘出硅的全部性能潛力，還須在設(shè)計復(fù)雜性管理和改進設(shè)計可重用性方面做同樣的努力。代表ITRS對半導(dǎo)體定標的一致觀點的一個簡易技術(shù)模型示出了芯片設(shè)計上一系列重大變化。較高層次的可編程性可以緩解經(jīng)濟上的壓力。專用處理器性能的不斷提高和器件的自動生成將使處理器芯核在SoC結(jié)構(gòu)體系中發(fā)揮重大作用，諸如從高性能控制到以前只能由硬連接邏輯才可以實現(xiàn)的
  • 關(guān)鍵字： SoC  SoC  ASIC  

Cypress微系統(tǒng)公司推出用于PSoCTM混合信號陣列的集成開發(fā)環(huán)境

  • 賽普拉斯半導(dǎo)體(Cypress Semiconductor)公司的子公司賽普拉斯微系統(tǒng)有限公司（Cypress MicroSystems）于今日宣布推出用于其可編程系統(tǒng)級芯片（PSOCTM）混合信號陣列的PSoC Designer 4.0集成開發(fā)環(huán)境（IDE）。PSoC Designer 4.0是一個完整的圖形成套工具，它通過提供“點擊”系統(tǒng)設(shè)計能力而為用戶利用PSoC的功能和靈活性給予了幫助。PSoC Designer 4.0提供了設(shè)備和應(yīng)用程序編輯器以及一個簡單圖形用戶接口（GUI）下的編譯器、調(diào)試器
  • 關(guān)鍵字： 賽普拉斯  SoC  ASIC  
共1703條 113/114 |‹ « 105 106 107 108 109 110 111 112 113 114 »

soc　介紹

您好，目前還沒有人創(chuàng)建詞條soc　!
歡迎您創(chuàng)建該詞條，闡述對soc　的理解，并與今后在此搜索soc　的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473