首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> vhdl-cpld

基于CPLD的USB下載電纜設(shè)計

  • 　　引 言 　　隨著片上系統(tǒng)(SoC，System on Chip)時代的到來，包括復(fù)雜可編程邏輯器件(CPLD，Complex ProgrammableLogic Devi(e)和現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)的可編程邏輯器件(具有在系統(tǒng)可再編程的獨特優(yōu)點)，應(yīng)用越來越廣泛。這給用于可編程邏輯器件編程的下載電纜提出了更高的要求。 　　本文研究基于IEEEll49．1標(biāo)準(zhǔn)的USB下載接口電路的設(shè)計及實現(xiàn)。針對Altera公司的FPGA器件Cy-
  • 關(guān)鍵字： CPLD  USB  FPGA  下載電纜  SoC  

基于DSP的視頻采集系統(tǒng)設(shè)計

  • 　　0 引言 　　數(shù)字圖象處理技術(shù)在電子通信與信息處理領(lǐng)域得到了廣泛的應(yīng)用，設(shè)計一種功能靈活、使用方便、便于嵌入到系統(tǒng)中的視頻信號采集電路具有重要的實用意義。 　　在研究基于DSP的視頻監(jiān)控系統(tǒng)時，考慮到高速實時處理及實用化兩方面的具體要求，需要開發(fā)一種具有高速、高集成度等特點的視頻圖象信號采集系統(tǒng)，為此系統(tǒng)采用專用視頻解碼芯片和復(fù)雜可編程邏輯器件(CPLD)構(gòu)成前端圖象采集部分。設(shè)計上采用專用視頻解碼芯片，以CPLD器件作為控制單元和外圍接口，以FIFO為緩存結(jié)構(gòu)，能夠有效地實現(xiàn)視頻信號的采集與讀取
  • 關(guān)鍵字： DSP  數(shù)據(jù)采集  視頻采集  CPLD  數(shù)字圖象處理  

基于視頻解碼芯片與CPLD的實時圖像采集系統(tǒng)

  • 一種基于視頻解碼芯片與CPLD的實時圖像采集系統(tǒng)，采用視頻解碼芯片SAA7114H進行A/D轉(zhuǎn)換，在CPLD芯片XC95216的邏輯控制下通過乒乓緩存技術(shù)進行數(shù)據(jù)存儲。
  • 關(guān)鍵字： CPLD  視頻解碼芯片  實時圖像  采集系統(tǒng)    

用單片機和CPLD實現(xiàn)步進電機的控制

  •    　步進電機是一種將脈沖信號轉(zhuǎn)換成角位移的伺服執(zhí)行器件。其特點是結(jié)構(gòu)簡單、運行可靠、控制方便。       尤其是步距值不受電壓、溫度的變化的影響、誤差不會長期積累，這給實際的應(yīng)用帶來了很大的方便。它廣泛用于消費類產(chǎn)品(打印機、照相機)、工業(yè)控制(數(shù)控機床、工業(yè)機器人)、醫(yī)療器械等機電產(chǎn)品中。 　　         通常的步進電機控制方法是采用CPU(PC
  • 關(guān)鍵字： 單片機 CPLD 步進電機   

簡易通用型PCI接口的VHDL-CPLD設(shè)計

  • 　　用CPLD設(shè)計所構(gòu)成的CPI接口系統(tǒng)具有簡潔、可靠等優(yōu)點，是一種行之有效的設(shè)計途徑。很多技術(shù)雜志和網(wǎng)站上，都有不少用CPLD設(shè)計PCI常規(guī)傳輸系統(tǒng)的文章。但用這些方法在MzxPlusII、Fundition等環(huán)境下進行模擬仿真時，其產(chǎn)生的時序往往與PCI規(guī)范有很大出入。雖然 Altera 等公司推出PCI核可以直接使用，但這樣的內(nèi)核占用CPLD資源較多，且能適配的器件種類少，同時價格也高，在實際設(shè)計應(yīng)用中有很大的局限性。因此，使用通用型CPLD器件設(shè)計簡易型PCI接口有很大的現(xiàn)實意義。在Compact
  • 關(guān)鍵字： VHDL-CPLD  

采用視頻方式的點坐標(biāo)測量方法

  • 　　摘要： 　　介紹了一種采用視頻方式的點坐標(biāo)測量方法。方案設(shè)計巧妙，測量方法穩(wěn)定了可靠、精度高。該方法采用CCD攝像頭拍攝屏幕畫面獲取光點信號，對攝像頭輸出的視頻信號經(jīng)過處理后，得到需要的一系列數(shù)字信號，然后在CPLD中完成數(shù)字邏輯功能，最終得到點的坐標(biāo)。 　　測量一幅畫面中某點的坐標(biāo)，大多采用人工方法。但在有些工作條件下，這種方法給工作人員帶來不便。本文介紹一種自動測量點坐標(biāo)的實現(xiàn)方案。 　　1 系統(tǒng)總體設(shè)計方案 　　該方案測量對象是光點，在實驗中用紅色激光筆產(chǎn)生，使用加入紅色濾光片的CCD攝
  • 關(guān)鍵字： CPLD  

AC-Link數(shù)字音頻VHDL編/解碼的FPGA設(shè)計

  • 　　引言 　　數(shù)字音頻處理是指為真實再現(xiàn)聲音的逼真效果而對音頻進行的編解碼處理技術(shù),它是寬帶網(wǎng)絡(luò)多媒體、移動多媒體通信的關(guān)鍵技術(shù).Audio Codec′97(音頻數(shù)字信號編/解碼器)是其中一種用于聲音錄放的技術(shù)標(biāo)準(zhǔn),簡稱AC′97. AC′97采用雙集成結(jié)構(gòu),即Digital Controller(數(shù)字信號控制器)和Audio Codec(音頻編解碼),使模/數(shù)轉(zhuǎn)換器ADC和數(shù)?模轉(zhuǎn)換器DAC轉(zhuǎn)換模塊獨立,盡可能降低EMI(電磁干擾)的影響。 　　利用FPGA,可
  • 關(guān)鍵字： FPGA VHDL  

AC-Link數(shù)字音頻VHDL編/解碼的FPGA設(shè)計

  • ?????? 提出一種利用FPGA實現(xiàn)AC-Link數(shù)字音頻處理的設(shè)計方案.AC-Link音頻編解碼系統(tǒng)以VHDL模塊進行設(shè)計,經(jīng)過波形仿真和結(jié)果驗證后,將程序下載到FPGA中實現(xiàn)1這種設(shè)計方法可以縮短設(shè)計周期,提高設(shè)計的可靠性和效率。 　　 ??????? 引言 ??????? 數(shù)字音頻處理是指為真
  • 關(guān)鍵字： AC-Link VHDL FPGA   

基于現(xiàn)場可編程門陣列的數(shù)控延時器的設(shè)計

  • 　　l 引言 　　利用硬件描述語言結(jié)合可編程邏輯器件(PLD)可以極大地方便數(shù)字集成電路的設(shè)計，本文介紹一種利用VHDL硬件描述語言結(jié)合現(xiàn)場可編程門陣列(FPGA)設(shè)計的數(shù)控延時器，延時器在時鐘clk的作用下，從8位數(shù)據(jù)線輸入延時量，到LATCH高電平時鎖存數(shù)據(jù)，可以實現(xiàn)對觸發(fā)脈沖TRIG的任意量的延時。由于延時范圍不同，設(shè)計所用到的FPGA的資源也不同，本文詳細介紹最大延時量小于觸發(fā)脈沖周期的情況。該延時器的軟件編程和調(diào)試均在MuxplusⅡ環(huán)境下完成，系統(tǒng)設(shè)計選用Altera公司的EPFl0K30A
  • 關(guān)鍵字： VHDL 現(xiàn)場可編程門陣列   

一種用VHDL設(shè)計實現(xiàn)的有線電視機頂盒信源發(fā)生方案

  • 　　VHDL是隨著可編輯邏輯器件(PLD)的發(fā)展而發(fā)展起來的一種硬件描述語言。它是1980年美國國防部VHSIC(超高速集成電路)計劃的一部分，并于1986年和1987年分別成為美國國防部和IEEE的工業(yè)標(biāo)準(zhǔn)。作為一種硬件設(shè)計時采用的標(biāo)準(zhǔn)語言，VHDL具有極強的描述能力，能支持系統(tǒng)行為級、寄存器傳輸級和門級三個不同層次的設(shè)計，這樣設(shè)計師將在TOP-DOWN設(shè)計的全過程中均可方便地使用同一種語言。而且，VHDL設(shè)計是一種“概念驅(qū)動式”的高層設(shè)計技術(shù)，設(shè)計人員毋需通過門級原理圖描述電路
  • 關(guān)鍵字： VHDL  

CPLD在嵌入式系統(tǒng)與CAN總線網(wǎng)絡(luò)通信中的應(yīng)用

  • 　　1.引言 　　可編程邏輯器件PLD(Programmable logic Device)就是由用戶進行編程實現(xiàn)所需邏輯功能的數(shù)字專用集成電路ASIC?？删幊踢壿嬈骷诂F(xiàn)代電子工程設(shè)計中得到了廣泛應(yīng)用。它是在PAL，GAL等邏輯器件的基礎(chǔ)上發(fā)展起來的，具有高密度，高速度，低功耗體系結(jié)構(gòu)和邏輯單元，靈活以及運用范圍寬等特點，同時還具有設(shè)計周期短，制造成本低，開發(fā)工具先進，標(biāo)準(zhǔn)產(chǎn)品無需測試，質(zhì)量穩(wěn)定及可實時布線檢驗等優(yōu)點。 　　現(xiàn)場總線技術(shù)廣泛應(yīng)用于工業(yè)和軍用測控局域網(wǎng)中，它可以實現(xiàn)較遠距離、較快速度的
  • 關(guān)鍵字： CPLD  

基于CPLD的聲發(fā)射信號傳輸系統(tǒng)設(shè)計

  • 　　聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物，是目前聲發(fā)射技術(shù)的發(fā)展趨勢。它將高靈敏度聲發(fā)射傳感器安裝于受力構(gòu)件表面以形成一定數(shù)目的傳感器陣列，實時接收和采集來自于材料缺陷的聲發(fā)射信號，進而通過對這些聲發(fā)射信號的識別、判斷和分析來對材料損傷缺陷進行檢測研究并對構(gòu)件強度、損傷、壽命等進行分析和研究。 　　在實際的構(gòu)件檢測中，現(xiàn)場聲源信號通常是在100～800 khz之間的微弱高頻信號，而且材料損傷檢測、聲發(fā)射源定位往往需要多個傳感器形成傳感器陣列，而聲發(fā)射信號的數(shù)據(jù)傳輸系統(tǒng)必須達到640 mbps
  • 關(guān)鍵字： CPLD 信號   

使用VHDL語言設(shè)計FPGA的幾個常見問題的探討

  • ?????? 詳細討論了在MAX plusⅡ開發(fā)平臺下使用VHDL硬件描述語言設(shè)計現(xiàn)場可編程門陣列(FP-GA)時常見的三個問題：等占空比分頻電路、延時任意量的延時電路、雙向電路。 ????? 1 引言 ??? ?????? 隨著EDA技術(shù)的發(fā)展，使用硬件語言設(shè)計可編程邏輯器件(PLD)/現(xiàn)場可編程門陣
  • 關(guān)鍵字： VHDL FPGA 問題  

用DSP實現(xiàn)CPLD多方案現(xiàn)場可編程配置

  • 　　1 總體描述 ?? 　　系統(tǒng)中的DSP采用TI公司的定點數(shù)字信號處理器TMS320C5402。它采用4總線4級流水線的增強型哈佛結(jié)構(gòu)，處理速度為100MIPS；具有片內(nèi)4K×16位的ROM和16K×16位的DARAM， 2個多通道緩沖串行口(McBSP)，1個直接存儲控制器(DMA)等片內(nèi)外圍電路；外部可擴展至1M×16位存儲空間，芯片采用3.3V電源電壓。 ?? 　　TMS320C5402的多通道緩沖串行口(mu
  • 關(guān)鍵字： DSP CPLD  
共994條 59/67 |‹ « 57 58 59 60 61 62 63 64 65 66 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473