vhdl-cpld 文章進(jìn)入vhdl-cpld技術(shù)社區(qū)

CPLD在航空1l5V/400Hz高頻鏈逆變電源中的應(yīng)用

介紹了一種基于CPLD的，用于大功率航空逆變電源的，觸發(fā)電路的設(shè)計(jì)原理和設(shè)計(jì)方法。
關(guān)鍵字：逆變電源應(yīng)用高頻 1l5V/400Hz 航空 CPLD

JTAG口及其對(duì)F1aSh的在線編程

本文介紹一種通過JTAG對(duì)Flash進(jìn)行的在線編程方法。
關(guān)鍵字： CPLD Flash DSP

用VHDL語(yǔ)言在CPLD上實(shí)現(xiàn)串行通信

引言隨著EDA技術(shù)得發(fā)展，CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用，而串行通信是實(shí)現(xiàn)遠(yuǎn)程測(cè)控的重要手段。本文利用VHDL語(yǔ)言在CPLD上實(shí)現(xiàn)了串行通信，完全可以脫離單片機(jī)使用，克服了單片機(jī)的許多缺點(diǎn)。串口結(jié)構(gòu)及內(nèi)容本設(shè)計(jì)所采用的是異步通信方式，可以規(guī)定傳輸?shù)囊粋€(gè)數(shù)據(jù)是10位，其中最低位為啟動(dòng)位(邏輯0低電平)，最高位為停止位(邏輯1高電平)，中間8位是數(shù)據(jù)位。為了方便對(duì)數(shù)據(jù)進(jìn)行正確控制，選取發(fā)送(接受)每位數(shù)據(jù)用4個(gè)時(shí)鐘周期。為了能夠達(dá)到串行通信的波特率，例如4800B/s，則需把時(shí)鐘頻率設(shè)
關(guān)鍵字： CPLD VHDL 串行通信單片機(jī) 嵌入式系統(tǒng)

FPGA設(shè)計(jì)的四種常用思想與技巧

本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD...
關(guān)鍵字： CPLD ASIC 設(shè)計(jì)

基于MCU CPLD變壓器測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

1 引言 BX型信號(hào)變壓器，BG型軌道變壓器和ZG型硅整流器作為鐵路信號(hào)電器設(shè)備的前端，其工作的穩(wěn)定性、準(zhǔn)確性直接關(guān)系到行車安全，變壓器的可靠檢測(cè)是嚴(yán)抓質(zhì)量的第一步，對(duì)于生產(chǎn)廠家而言，測(cè)試流程不允許抽樣，且測(cè)試結(jié)果應(yīng)留檔。本套測(cè)試系統(tǒng)用來測(cè)試鐵路變壓器的各種要求參數(shù)，包括原邊空載電流、次邊空載電壓、次邊帶載電壓電流，變壓器絕緣電阻、原邊電壓頻率，測(cè)量結(jié)果精度要求3%，測(cè)試系統(tǒng)分為上下位機(jī)兩大部分，下位機(jī)運(yùn)用智能儀表的設(shè)計(jì)思想，在MCU和CPLD控制基礎(chǔ)上對(duì)各種要求測(cè)試參數(shù)分別進(jìn)行自動(dòng)測(cè)試，上位機(jī)上采用
關(guān)鍵字： CPLD MCU 變壓器電源技術(shù) 模擬技術(shù)

東芝新V30T gigabeat數(shù)字音頻播放器

　Altera公司宣布，東芝公司在其最新的gigabeat®便攜式媒體播放器中選用了MAX® II CPLD系列的無鉛型號(hào)。Altera® MAX II器件幫助東芝設(shè)計(jì)人員將開發(fā)時(shí)間縮短了幾個(gè)月，并及時(shí)推出gigabeat V30T，使其成為首款支持日本單波段(one-segment)電視和無線廣播服務(wù)的便攜式數(shù)字音頻/視頻播放器。　　東芝公司數(shù)字媒體網(wǎng)絡(luò)子公司移動(dòng)娛樂產(chǎn)品部開發(fā)和設(shè)計(jì)科首席專家Masatoshi&nb
關(guān)鍵字： Altera CPLD gigabeat II MAX V30T 東芝數(shù)字音頻播放器消費(fèi)電子消費(fèi)電子

8位單片機(jī)與以太網(wǎng)控制器RTL8029接口的VHDL設(shè)計(jì)

以CPLD為器件，采用VHDL語(yǔ)言，設(shè)計(jì)了51單片機(jī)與32位PCI總線以太網(wǎng)控制器RTL8029之間的接口邏輯，實(shí)現(xiàn)了8位單片機(jī)與3 2位以太網(wǎng)控制器之間的通信。
關(guān)鍵字： VHDL RTL 8位單片機(jī)

8位可定址DMOS功率驅(qū)動(dòng)器

關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

一種基于CPLD的數(shù)據(jù)采集控制板的設(shè)計(jì)

針對(duì)多種采集信號(hào)類型，設(shè)計(jì)了一種采用CPLD實(shí)現(xiàn)信號(hào)采集控制、信號(hào)處理、通訊及輸出控制等功能的復(fù)合數(shù)據(jù)采集控制板，并分析了其相關(guān)應(yīng)用性能。
關(guān)鍵字： CPLD 數(shù)據(jù)采集控制板

基于CPLD的異步串行收發(fā)器設(shè)計(jì)

介紹了基于ＣＰＬＤ的異步串行收發(fā)器的設(shè)計(jì)方案，著重?cái)⑹隽擞没旌陷斎耄òㄔ韴D和ＶＨＤＬ）實(shí)現(xiàn)該設(shè)計(jì)的思想，闡述了在系統(tǒng)可編程（ＩＳＰ）開發(fā)軟件的應(yīng)用方法與設(shè)計(jì)流程，并給出了ＶＨＤＬ源文件和仿真波形。
關(guān)鍵字： CPLD 異步串行收發(fā)器

基于DDS的多功能中頻信號(hào)源的設(shè)計(jì)及其在雷達(dá)系統(tǒng)中的應(yīng)用

摘要：本文介紹了一種基于DDS 技術(shù)的中頻信號(hào)源通用板的設(shè)計(jì)，詳細(xì)論述了該中頻信號(hào)板在某雷達(dá)系統(tǒng)中的應(yīng)用，它可以應(yīng)用于雷達(dá)模擬器和雷達(dá)干擾機(jī)模擬器中，信號(hào)的各項(xiàng)指標(biāo)均能滿足系統(tǒng)的要求。關(guān)鍵詞：DDS；CPLD；正交調(diào)制；正交檢波；衰減引言DDS在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、相位連續(xù)性、正交輸出、高分辨力以及集成化等方面都遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為系統(tǒng)提供了優(yōu)于模擬信號(hào)源的性能。利用DDS技術(shù)可以很方便地實(shí)現(xiàn)多種信號(hào)。本設(shè)計(jì)的核心部分正是基于DDS技術(shù)
關(guān)鍵字： CPLD DDS 衰減正交調(diào)制正交檢波

I2C總線控制器的VHDL設(shè)計(jì)及實(shí)現(xiàn)

摘要：本文用VHDL設(shè)計(jì)了一個(gè)簡(jiǎn)潔而實(shí)用的I2C總線控制器，介紹了詳細(xì)的設(shè)計(jì)思路和在FPGA中的實(shí)現(xiàn)，并給出了在嵌入式系統(tǒng)設(shè)計(jì)中的使用方法。關(guān)鍵詞：I2C總線；VHDL；FPGA 引言I2C總線以其接口簡(jiǎn)單、使用靈活等突出優(yōu)點(diǎn)在數(shù)字系統(tǒng)中獲得了廣泛的應(yīng)用。尤其在嵌入式系統(tǒng)中，I2C總線被普遍用來連接CPU/MCU和外圍器件。I2C總線規(guī)范經(jīng)過十幾年的實(shí)踐，發(fā)展了多層標(biāo)準(zhǔn)。從傳輸速率上劃分，有標(biāo)準(zhǔn)模式(100Kbit/s)，快速模式(400Kbit/s)，高速模式(3
關(guān)鍵字： FPGA I2C總線 VHDL

CPLD在合成孔徑雷達(dá)目標(biāo)模擬視頻板設(shè)計(jì)中的應(yīng)用

摘要：本文介紹了一種合成孔徑雷達(dá)目標(biāo)模擬視頻板卡的設(shè)計(jì)實(shí)例,它采用Altera公司的EMP7128S及MAX+PLUS-II 開發(fā)系統(tǒng)實(shí)現(xiàn)。由于采用該器件,簡(jiǎn)化了電路設(shè)計(jì),減小了設(shè)備體積,同時(shí)也使設(shè)備的可靠性和設(shè)計(jì)的靈活性大大提高。關(guān)鍵詞：合成孔徑雷達(dá)；FPGA/CPLD；PCI接口；乒乓結(jié)構(gòu)引言合成孔徑雷達(dá)(Synthetic Aperture Radar,簡(jiǎn)稱SAR)是以合成孔徑原理和脈沖壓縮技術(shù)為理論基礎(chǔ),以高速數(shù)字處理和精確運(yùn)動(dòng)補(bǔ)償為前提條件的高分辨率成像雷達(dá)。對(duì)于合成孔徑雷達(dá)成像處
關(guān)鍵字： FPGA/CPLD PCI接口合成孔徑雷達(dá) 乒乓結(jié)構(gòu)

基于PCI/CPCI總線的嵌入式實(shí)時(shí)智能通信系統(tǒng)

摘要：本文描述了一種基于PCI/CPCI總線的嵌入式實(shí)時(shí)智能通訊設(shè)備的設(shè)計(jì)及實(shí)現(xiàn)，充分利用了PCI總線的高效能和嵌入式通訊控制器的強(qiáng)大功能，設(shè)計(jì)出了一種高速的智能通信設(shè)備。關(guān)鍵詞：嵌入式微控制器；CPLD；智能通信模塊；PCI目標(biāo)設(shè)備接口芯片；PCI/CPCI總線引言在計(jì)算機(jī)通信領(lǐng)域，串口被廣泛運(yùn)用。在某些特殊的應(yīng)用領(lǐng)域，將會(huì)用到特殊的串口通信進(jìn)行數(shù)據(jù)通信和報(bào)文交換。本設(shè)計(jì)就是針對(duì)一些特殊用途的應(yīng)用，即一些高速系統(tǒng)串口傳輸方式的設(shè)計(jì)。嵌入式智能通信系統(tǒng)的實(shí)時(shí)性
關(guān)鍵字： CPLD PCI/CPCI總線 PCI目標(biāo)設(shè)備接口芯片嵌入式微控制器智能通信模塊模塊

ADSP-21062與工控機(jī)數(shù)據(jù)交換電路設(shè)計(jì)

摘要：本文根據(jù)系統(tǒng)需要，在信號(hào)處理機(jī)和工控機(jī)之間使用雙口SRAM，利用ADSP-21062的可編程FLAG引腳控制雙口SRAM的左右端口高位地址，設(shè)計(jì)了高速數(shù)據(jù)交換電路。關(guān)鍵詞：PC104；雙口SRAM；數(shù)據(jù)交換；CPLD ADSP-21062是ADI公司的通用DSP芯片，它具有強(qiáng)大的浮點(diǎn)/定點(diǎn)數(shù)據(jù)運(yùn)算能力和很高的處理速度。多片ADSP-21062可以以多種形式方便地聯(lián)結(jié)成并行處理器系統(tǒng)，適合進(jìn)行實(shí)時(shí)數(shù)據(jù)采集和處理。本文利用多片ADSP-21062設(shè)計(jì)了連續(xù)波雷達(dá)信
關(guān)鍵字： CPLD PC104 數(shù)據(jù)交換雙口SRAM 存儲(chǔ)器