xilinx fpga 文章進入xilinx fpga技術(shù)社區(qū)

工業(yè)4.0領(lǐng)域中的PLC體系結(jié)構(gòu)：挑戰(zhàn)、趨勢和解決方案

工業(yè)物聯(lián)網(wǎng)(IIoT)預(yù)計未來的PLC體系結(jié)構(gòu)能夠?qū)崿F(xiàn)可擴展的解決方案，安全、高性能、低功耗和小引腳布局已經(jīng)為工業(yè)4.0做好了準(zhǔn)備——為企業(yè)IT系統(tǒng)內(nèi)置了安全通信功能，促進了IT制造業(yè)的發(fā)展。
關(guān)鍵字： PLC IIoT FPGA 工業(yè)4.0 201606

FMC+ 標(biāo)準(zhǔn)將嵌入式設(shè)計推到全新的高度

　　更新后的 FPGA 夾層卡規(guī)范提供無與倫比的高 I/O 密度、向后兼容性?！　∽鳛槭褂?nbsp;FPGA 和高速 I/O 的嵌入式計算設(shè)計的重要發(fā)展，名為 FMC+ 的最新夾層卡標(biāo)準(zhǔn)將把卡中的千兆位收發(fā)器(GT)的總數(shù)量從 10 個擴展到 32 個，最大數(shù)據(jù)速率從 10Gbps 提升到 28Gbps，同時保持與當(dāng)前 FMC
關(guān)鍵字： FPGA FMC

如何使用FPGA加速機器學(xué)習(xí)算法？

　　當(dāng)前，AI因為其CNN(卷積神經(jīng)網(wǎng)絡(luò))算法出色的表現(xiàn)在圖像識別領(lǐng)域占有舉足輕重的地位?；镜腃NN算法需要大量的計算和數(shù)據(jù)重用，非常適合使用FPGA來實現(xiàn)。上個月，Ralph Wittig(Xilinx CTO Office的卓越工程師) 在2016年OpenPower峰會上發(fā)表了約20分鐘時長的演講并討論了包括清華大學(xué)在內(nèi)的中國各大學(xué)研究CNN的一些成果。　　在這項研究中出現(xiàn)了一些和CNN算法實現(xiàn)能耗相關(guān)的幾個有趣的結(jié)論：　?、傧薅ㄊ褂闷螹emory;　　②
關(guān)鍵字： FPGA CNN

如何擴展 FPGA 的工作溫度

　　任何電子器件的使用壽命均取決于其工作溫度。在較高溫度下器件會加快老化，使用壽命會縮短。但某些應(yīng)用要求電子產(chǎn)品工作在器件最大額定工作結(jié)溫下。以石油天然氣產(chǎn)業(yè)為例來說明這個問題以及解決方案?！　∫晃豢蛻粽埱笪覀?nbsp;Aphesa 的團隊設(shè)計一款能夠在油井中工作的高溫攝像頭(如圖 1 所示)。該器件要求使用相當(dāng)大的FPGA 而且溫度要求至少高達(dá) 125℃——即系統(tǒng)的工作溫度。作為一家開發(fā)定制攝像頭和包括 FPGA 代碼及嵌入式軟件在
關(guān)鍵字： FPGA HDR

什么是異構(gòu)多處理系統(tǒng)，為什么需要異構(gòu)多處理系統(tǒng)？

　　早期嵌入式處理系統(tǒng)通常由一個微控制器和一系列外設(shè)構(gòu)成。這些系統(tǒng)通常用來完成獲取少量數(shù)據(jù)、處理數(shù)據(jù)、做出決策、基于決策結(jié)果輸出信息等工作。在某些情況下會實現(xiàn)簡單的人機交互接口如讀取鍵盤并顯示結(jié)果。處理需求、同時產(chǎn)生需求，以現(xiàn)在的標(biāo)準(zhǔn)來看似乎微不足道?，F(xiàn)代嵌入式系統(tǒng)通常需要處理和分析十億字節(jié)級的海量數(shù)據(jù)，而且常常在確定性和低延時運算上還有一些額外要求。許多應(yīng)用還要求系統(tǒng)在滿足相關(guān)行業(yè)標(biāo)準(zhǔn)的同時可靠符合可靠性和安全性要求?！　∧壳?，似乎還不可能在單一處理器上同時滿足處理高帶寬數(shù)據(jù)、執(zhí)行系統(tǒng)應(yīng)用程序、響應(yīng)實時
關(guān)鍵字： ARM FPGA

決定90%軍用電子設(shè)備命運的芯片中國何時才能完全自主？

FPGA雖然“曝光率”遠(yuǎn)遠(yuǎn)不如CPU和GPU，但其重要性卻不遑多讓——無論是在軍事領(lǐng)域，還是民用領(lǐng)域都頗具意義，國產(chǎn)FPGA在中國市場的占有率僅為2%，即便是很多軍用的高端FPGA，也基本依賴于進口，這究竟是怎么回事呢?
關(guān)鍵字：芯片 FPGA

高通150億美元出手Xilinx？賽靈思謠傳要被并、股價飆近6%

　　可程式邏輯元件廠商Xilinx, Inc.傳出并購謠言，激勵其股價跳漲近6%，成為費城半導(dǎo)體指數(shù)今(24)日漲幅最高的成分股?！　arron`s.com、Investor`s Business Daily等外電24日報導(dǎo)，Street Insider發(fā)表了一篇文章指稱，消息謠傳有買主提議要以150億美元并購Xilinx。對此，Cowen & Co.半導(dǎo)體分析師Timothy Arcuri認(rèn)為，高通(Qualcomm Inc.)顯然是潛在買主?！　rcuri表示，雖然文章內(nèi)容并未特別提到，但
關(guān)鍵字：高通 Xilinx

三大電機控制方案之FPGA篇：Actel Fusion

　　當(dāng)前電機控制的發(fā)展越來越趨于多樣化、復(fù)雜化，現(xiàn)場也提出越來越苛刻的性能要求。因此客戶有可能考慮自己開發(fā)專用的控制芯片，F(xiàn)PGA的可編程性正是可以滿足這種需求。上期講解了三大電機控制方案之MCU篇，這期來看看FPGA。　　對于電機控制提出的不同要求，F(xiàn)PGA芯片固有的可編程性和并行處理的特點十分適合于中高端的電機控制應(yīng)用。由于它以純硬件的方式進行并行處理，而且不占用CPU的資源，所以可以使系統(tǒng)達(dá)到很高的性能。　　在電機控制的市場上，眾多專注于FPGA技術(shù)的廠商接連推出了各具特色的解決方案，本系列
關(guān)鍵字： FPGA Actel

集技術(shù)優(yōu)勢之大成 Lattice啟動影像設(shè)計新想像

　　自從Lattice(萊迪思半導(dǎo)體)并購了Silicon Blue后，在當(dāng)時就為FPGA產(chǎn)業(yè)投下一顆震撼彈，后來又在2015年，并購Silicon Image來強化影像處理方面的產(chǎn)品陣容。在歷經(jīng)了約莫一年左右的時間，Lattice趁勝追擊推出了全新產(chǎn)品線：CrossLink，它被Lattice定義成可編程的ASSP，簡稱為pASSP。　　Lattice亞太區(qū)資深事業(yè)發(fā)展經(jīng)理陳英仁表示，之所以會推出這樣的產(chǎn)品，原因主要有兩個，一是影音訊號輸入與輸入不相容的問題，其次則是輸入與輸出的通道無法匹配。舉例來
關(guān)鍵字： Lattice FPGA

萊迪思半導(dǎo)體針對工業(yè)市場提供增強的視頻橋接解決方案

　　萊迪思半導(dǎo)體公司，客制化智能互連解決方案市場的領(lǐng)先供應(yīng)商，今日宣布針對工業(yè)市場推出19款HDMI?產(chǎn)品。HDMI發(fā)送器、接收器、端口處理器和視頻處理器套件保證了無縫的“即插即用”連接，超越了傳統(tǒng)消費電子和移動應(yīng)用?！　∫曨l應(yīng)用在整個工業(yè)產(chǎn)品市場普遍存在，在今天的智能自動化系統(tǒng)中扮演著重要的角色。萊迪思提供了一系列可編程器件，滿足工業(yè)環(huán)境和長時間工作的要求，同時保持連續(xù)工作和無與倫比的可靠性。隨著HDMI產(chǎn)品的加入，萊迪思可以幫助制造商解決關(guān)鍵橋接問題或?qū)崿F(xiàn)視頻處理功能，增強了人機界面、安全監(jiān)控以及數(shù)字
關(guān)鍵字：萊迪思 FPGA

Altera發(fā)布Quartus Prime Pro設(shè)計軟件，加速大容量FPGA設(shè)計

　　Altera，現(xiàn)在已屬英特爾公司，今天發(fā)布新的產(chǎn)品版Quartus? Prime Pro設(shè)計軟件，進一步提高了FPGA設(shè)計性能和設(shè)計團隊的效率。Quartus Prime Pro軟件設(shè)計用于支持英特爾下一代高度集成的大容量FPGA，這將推動云計算、數(shù)據(jù)中心、物聯(lián)網(wǎng)及其連網(wǎng)等領(lǐng)域的創(chuàng)新。內(nèi)置在最新版軟件中的功能前所未有的縮短了編譯時間，提供通用設(shè)計輸入方法，簡化了知識產(chǎn)權(quán)(IP)的集成，從而加速了大規(guī)模FPGA設(shè)計流程?！　∮⑻貭柕腇PGA軟件和IP市場營銷總監(jiān)B
關(guān)鍵字： Altera FPGA

【E課題】FPGA/CPLD數(shù)字電路原理介紹

　　當(dāng)產(chǎn)生門控時鐘的組合邏輯超過一級時，證設(shè)計項目的可靠性變得很困難。即使樣機或仿真結(jié)果沒有顯示出靜態(tài)險象，但實際上仍然可能存在著危險。通常，我們不應(yīng)該用多級組合邏輯去鐘控PLD設(shè)計中的觸發(fā)器?！　D1給出一個含有險象的多級時鐘的例子。時鐘是由SEL引腳控制的多路選擇器輸出的。多路選擇器的輸入是時鐘(CLK)和該時鐘的2分頻 (DIV2)。由圖1的定時波形圖看出，在兩個時鐘均為邏輯1的情況下，當(dāng)SEL線的狀態(tài)改變時，存在靜態(tài)險象。險象的程度取決于工作的條件。多級邏輯的險象是可以去除的
關(guān)鍵字： FPGA CPLD

市場勢態(tài)加速增長中國內(nèi)FPGA產(chǎn)業(yè)如何實現(xiàn)騰飛？

FPGA是一個需要長期積累的過程，而FPGA是為特殊需要而生的，注定無法是大眾的，產(chǎn)業(yè)細(xì)分才是王道。
關(guān)鍵字： FPGA 京微雅格

老杳:從京微雅格“倒閉”看國家經(jīng)費的走向

業(yè)內(nèi)有些公司套取政府資金上癮了，公司就是公司，少拿自主創(chuàng)新說事，更不要打著民族的名義要錢。
關(guān)鍵字：京微雅格 FPGA

【E課堂】verilog之可綜合與不可綜合

　　可綜合的意思是說所編寫的代碼可以對應(yīng)成具體的電路，不可綜合就是所寫代碼沒有對應(yīng)的電路結(jié)構(gòu)，例如行為級語法就是一種不可綜合的代碼，通常用于寫仿真測試文件。　　建立可綜合模型時，需注意以下幾點：　　不使用initial　　不使用#10之類的延時語句　　不使用循環(huán)次數(shù)不確定的循環(huán)語句，如forever，while等　　不使用用戶自定義原語(UDP元件)　　盡量使用同步方式設(shè)計電路　　用always塊來描述組合邏輯時，應(yīng)列出所有輸入信號作為敏感信號列表，即always@(*)　　所有的內(nèi)部寄存器都應(yīng)該能夠被復(fù)
關(guān)鍵字： verilog FPGA

共6764條 119/451 |‹ « 117 118 119 120 121 122 123 124 125 126 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細(xì) ]