xilinx fpga 文章進入xilinx fpga技術(shù)社區(qū)

基于FPGA的雙圖像傳感器設(shè)計方案

　　當人們考慮有兩個圖像傳感器的應(yīng)用時，首先很可能想到的是一個三維攝相機。不過，也有許多設(shè)計可以通過使用來自兩個圖像傳感器的數(shù)據(jù)進行改善;一個例子是汽車司機錄像機(CDR)的黑盒子，這通常是安裝在后視鏡附近，擁有兩個攝像機(圖1)。一個攝像機朝向擋風(fēng)玻璃，而另一個攝像機指向司機。在本地的存儲器芯片中存儲攝像機的視頻，如果有意外事故或疑問，可以進行檢索。　　基于FPGA的雙圖像傳感器設(shè)計方案.pdf
關(guān)鍵字： FPGA 圖像傳感器

【從零開始走進FPGA】隨心所欲——DIY 系統(tǒng)板

　　就算你代碼再怎么牛逼，硬件描述語言再怎么熟練，沒有認知FPGA的工作原理，一切都是浮云。因此，在真正開始實戰(zhàn)演練之前，Bingo將首先介紹FPGA最小工作配置要求，以及一些基本的外設(shè)，并通過DIY CPLD/FPGA系統(tǒng)板案例的分析講解，用淺顯易懂的語言，讓初學(xué)者深刻認識CPLD/FPGA的工作原理，能夠有一個更深刻的軟硬件思維。　　一、Altium Designer 09 winter 軟件介紹　　　　Layout的軟件有很多，包括Altium Designer、P
關(guān)鍵字： FPGA CPLD DIY

零基礎(chǔ)學(xué)FPGA（八）手把手解析時序邏輯乘法器代碼

　　上次看了一下關(guān)于乘法器的Verilog代碼，有幾個地方一直很迷惑，相信很多初學(xué)者看這段代碼一定跟我當初一樣，看得一頭霧水，在網(wǎng)上也有一些網(wǎng)友提問，說這段代碼不好理解，今天小墨同學(xué)就和大家一起來看一下這段代碼，我會親自在草稿紙上演算，盡量把過程寫的詳細些，讓更多的人了解乘法器的設(shè)計思路。　　下面是一段16位乘法器的代碼，大家可以先瀏覽一下，之后我再做詳細解釋　　module mux16( 　　clk,rst_n, 　　start,ain,bin,yout,done 　　); 　　inpu
關(guān)鍵字： FPGA Verilog 時序邏輯

20個Nios Ⅱ的經(jīng)典設(shè)計，提供軟硬件架構(gòu)、流程、算法

　　Nios Ⅱ嵌入式處理器是ALTERA公司推出的采用哈佛結(jié)構(gòu)、具有32位指令集的第二代片上可編程的軟核處理器, 其最大優(yōu)勢和特點是模塊化的硬件結(jié)構(gòu), 以及由此帶來的靈活性和可裁減性。本文基于Nios Ⅱ介紹20款經(jīng)典設(shè)計方案，供大家參考。　　基于NiosⅡ的U盤安全控制器設(shè)計　　本文針對U盤的安全隱患，分析目前較為常見的解決方法，利用SoPC技術(shù)，設(shè)計實現(xiàn)了一款基于NiosⅡ處理器的U盤安全控制器。該控制器位于PC機和U盤之間，通過對U盤進行扇區(qū)級的加解密操作，將普通U盤升級為安全U盤，保證U
關(guān)鍵字： ALTERA FPGA SoPC

基于NiosⅡ的直流電機PID調(diào)速控制系統(tǒng)設(shè)計與應(yīng)用方案

　　引言　　以往的直流電機調(diào)速系統(tǒng)通常采用單片機或DSP進行控制，而單片機需要使用大量的外圍電路，且系統(tǒng)的可升級性差，如更換控制器，往往要對整個軟硬件進行重新設(shè)計，可重用性不高。而采用DSP作為主要控制器，如果碰到處理多任務(wù)系統(tǒng)時，一片DSP不能勝任，這時就需要再擴展一片DSP或者FPGA芯片來輔助控制，從而實行雙芯片控制模式。但這樣做，既增加了兩個處理器之間同步和通信的負擔(dān)，又使系統(tǒng)實時性變壞，延長系統(tǒng)開發(fā)時間?；谝陨洗祟悊栴}，本文提出了采用Altera公司推出的NiosⅡ軟核來控制直流電機調(diào)速系
關(guān)鍵字： PID NiosⅡ FPGA

基于NiosⅡ處理器的多功能計數(shù)器系統(tǒng)設(shè)計

　　系統(tǒng)以FPGA為核心,通過對正弦信號進行濾波、放大整形后得到標準的方波,由FPGA對其頻率、周期及相位差進行測量。頻率、周期測量采用等精度測量法,其具有精度高的特點;相位差測量采用鑒相器分辨出相位差后測量其高電平所占比例測量。摒棄傳統(tǒng)的FPGA+單片機方案,利用SOPC Builder在FPGA上構(gòu)建Nios Ⅱ處理器對測量的數(shù)據(jù)進行數(shù)據(jù)處理及顯示,實現(xiàn)了頻率、周期、相位差測量的片上系統(tǒng)(SOPC),提高了系統(tǒng)的穩(wěn)定性、降低了布線難度。　　基于Nios_處理器的多功能計數(shù)器系統(tǒng)設(shè)計.pdf
關(guān)鍵字： NiosⅡ 多功能計數(shù)器 FPGA

基于NiosⅡ的1553B總線通訊模塊設(shè)計與開發(fā)

　　自2005年9月LXI總線推出以來，已經(jīng)顯示出其組建測試系統(tǒng)的眾多優(yōu)點?；贚XI總線組建測試系統(tǒng)具有易于使用、靈活性高、模塊化和可擴縮性、實現(xiàn)更快的系統(tǒng)吞吐率、可分布式應(yīng)用、長壽命、低成本、通過IEEE1588時鐘同步、機架空間小、合成儀器等諸多優(yōu)點。　　1553B總線的全名為“時分制指令/響應(yīng)式多路傳輸數(shù)據(jù)總線”，國內(nèi)多型戰(zhàn)斗機、軍艦等武器平臺都采用其作為傳輸總線。因此研制基于LXI總線的1553B通訊模塊，不僅能滿足多型武器裝備對1553B總線的測試需求，也對LXI總
關(guān)鍵字： NiosⅡ 1553B FPGA

京微雅格FPGA的仿真方法

　　京微雅格是世界上除美國硅谷以外唯一自主研發(fā)并成功量產(chǎn)現(xiàn)場可編程邏輯(FPGA)芯片的公司，目前擁有數(shù)百項技術(shù)專利和近百款產(chǎn)品。目前，已經(jīng)有越來越多的用戶都開始使用國產(chǎn)FPGA來做自己的設(shè)計，然而在FPGA的開發(fā)過程中，免不了要對設(shè)計進行仿真。京微雅格的FPGA是支持在modelsim中進行仿真的。　　京微雅格的FPGA需要在Primace軟件中進行開發(fā)，為了便于客戶進行仿真設(shè)計，在Primace5.0及以上版本都支持在工程中直接調(diào)用仿真工具Modelsim。同時，也支持在modelsim中直接進行
關(guān)鍵字：京微雅格 FPGA 仿真

利用Spartan-3 FPGA實現(xiàn)高性能DSP功能

　　Spartan-3 FPGA能以突破性的價位點實現(xiàn)嵌入式DSP功能。本文闡述了Spartan-3 FPGA針對DSP而優(yōu)化的特性，并通過實現(xiàn)示例分析了它們在性能和成本上的優(yōu)勢。　　所有低成本的FPGA都以頗具吸引力的價格提供基本的邏輯性能，并能滿足廣泛的多用途設(shè)計需求。然而，當考慮在FPGA構(gòu)造中嵌入DSP功能時，必須選擇高端FPGA以獲得諸如嵌入式乘法器和分布式存儲器等平臺特性。　　Spartan-3 FPGA的面世改變了嵌入式DSP的應(yīng)用前景。雖然Spartan-3系列器件的價位可能較低，
關(guān)鍵字：賽靈思 FPGA Spartan-3

意法半導(dǎo)體(ST)與米蘭理工大學(xué)通過PFGA合作開發(fā)FASTER 3D圖形應(yīng)用系統(tǒng)

　　橫跨多重電子應(yīng)用領(lǐng)域、全球領(lǐng)先的半導(dǎo)體供應(yīng)商意法半導(dǎo)體(STMicroelectronics，簡稱ST)宣布對基于射線跟蹤 (ray-tracing) 技術(shù)的實驗性3D圖形應(yīng)用系統(tǒng)進行測試驗證。該解決方案采用一顆與現(xiàn)場可編程門陣列 (FPGA, Field-Programmable Gate Array) 相連、基于ARM®處理器的測試芯片。FASTER 研發(fā)項目以“簡化分析合成技術(shù)，實現(xiàn)有效配置”為目標，是意法半導(dǎo)體與米蘭理工大學(xué) (Politecnico di Mi
關(guān)鍵字：意法半導(dǎo)體 FPGA GPU

【從零開始走進FPGA】創(chuàng)造平臺——Quartus II 11.0 套件安裝指南

　　一、Altera Quartus II 11.0套件介紹　　所謂巧婦難為無米之炊，再強的軟硬件功底，再多的思維創(chuàng)造力，沒有軟件的平臺，也只是徒勞。因此，一切創(chuàng)造的平臺——Quartus II 軟件安裝，由零開啟的世界，便從此開始。　　自從Bingo 2009年開始接觸FPGA，Quartus II 版本的軟件從n年前的5.1版本到今天的最新發(fā)布的11.0，都使用過;當然對于軟件核心構(gòu)架而言，萬變不離其宗。雖然多多少少有點bug，但這10多個版本發(fā)展到了現(xiàn)在，能看到Alt
關(guān)鍵字： FPGA Quartus II

零基礎(chǔ)學(xué)FPGA（七）淺談狀態(tài)機

　　今天我們來寫狀態(tài)機。　　關(guān)于狀態(tài)機呢，想必大家應(yīng)該都接觸過，通俗的講就是數(shù)電里我們學(xué)的狀態(tài)轉(zhuǎn)換圖。狀態(tài)機分為兩中類型，一種叫Mealy型，一種叫Moore型。前者就是說時序邏輯的輸出不僅取決于當前的狀態(tài)，還取決于輸入，而后者就是時序邏輯的輸出僅僅取決于當前的狀態(tài)。下面兩個圖分別表示兩種不同的狀態(tài)機。　　 ? 　　 ? 　　下面我們就通過代碼來寫一下狀態(tài)機，以下面的狀態(tài)轉(zhuǎn)換圖為例　　 ? 　　首先，是一種典型的狀態(tài)機寫法，這種寫法我們稱為
關(guān)鍵字： FPGA 狀態(tài)機 Mealy Moore

零基礎(chǔ)學(xué)FPGA（六）今天講習(xí)題

　　習(xí)題呢，來自夏雨聞老師的那本教材，就挑幾個感覺自己做著有點難度的寫寫吧　　 ? 　　這個題呢剛開始我是沒看明白，記得書上只講了我們習(xí)慣上的用法，這種用法我是沒見過，問了下別人才知道，Verilog中一般是左高右低。第一個沒問題，第二個，input [0:2] IP,習(xí)慣上我們這樣寫 input [2:0] IP，這里兩個是等價的，即表示第0 .1 .2 三位。第三個，wire [16:23] A,也是，左高右低，表示第16.17.....22. 23位，左高右低就這樣記就好了。
關(guān)鍵字： FPGA 夏雨聞寄存器

基于Microblaze的經(jīng)典設(shè)計匯總，提供軟硬件架構(gòu)、流程、算法

　　Microblaze嵌入式軟核是一個被Xilinx公司優(yōu)化過的可以嵌入在FPGA中的RISC處理器軟核，具有運行速度快、占用資源少、可配置性強等優(yōu)點，廣泛應(yīng)用于通信、軍事、高端消費市場等領(lǐng)域。支持CoreConnect總線的標準外設(shè)集合。Microblaze處理器運行在150MHz時鐘下，可提供125 D-MIPS的性能，非常適合設(shè)計針對網(wǎng)絡(luò)、電信、數(shù)據(jù)通信和消費市場的復(fù)雜嵌入式系統(tǒng)。本文介紹基于Microblaze的設(shè)計實例，供大家參考。　　雙Microblaze軟核處理器的SOPC系統(tǒng)設(shè)計
關(guān)鍵字： RISC Xilinx GPIO

基于MicroBlaze軟核的FPGA片上系統(tǒng)設(shè)計

　　Xilinx公司的MicroBlaze 32位軟處理器核是支持CoreConnect總線的標準外設(shè)集合。MicroBlaze處理器運行在150MHz時鐘下，可提供125 D-MIPS的性能，非常適合設(shè)計針對網(wǎng)絡(luò)、電信、數(shù)據(jù)通信和消費市場的復(fù)雜嵌入式系統(tǒng)。　　1 MicroBlaze的體系結(jié)構(gòu) 　　MicroBlaze 是基于Xilinx公司FPGA的微處理器IP核，和其它外設(shè)IP核一起，可以完成可編程系統(tǒng)芯片(SOPC)的設(shè)計。MicroBlaze 處理器采用RISC架構(gòu)和哈佛結(jié)構(gòu)的32位指令和
關(guān)鍵字： MicroBlaze Xilinx FPGA

共6764條 142/451 |‹ « 140 141 142 143 144 145 146 147 148 149 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]