xilinx fpga 文章進入xilinx fpga技術社區(qū)

基于FPGA的混沌加密虹膜識別系統(tǒng)設計(一)

　　項目信息　　1.項目名稱：基于FPGA的混沌加密虹膜識別系統(tǒng)設計　　2.應用領域：工業(yè)控制、科研、醫(yī)療、安檢　　3.設計摘要：　　基于虹膜的生物識別技術是一種最新的識別技術，通過一定的虹膜識別算法，可以達到十分優(yōu)異的準確性。隨著虹膜識別技術的發(fā)展，它的應用領域越來越寬，不僅在高度機密場所應用，并逐步推廣到機場、銀行、金融、公安、出入境口岸、安全、網絡、電子商務等場合。在研究了虹膜識別算法，即預處理、特征提取和匹配的基礎上，我們設計了一種可便攜使用的基于FPGA的嵌入式虹膜識別系統(tǒng)。本系
關鍵字： FPGA 虹膜識別 CMOS

基于SoC FPGA進行工業(yè)設計及電機控制

　　引言　　在工業(yè)系統(tǒng)中選擇器件需要考慮多個因素，其中包括：性能、工程變更的成本、上市時間、人員的技能、重用現(xiàn)有IP/程序庫的可能性、現(xiàn)場升級的成本，以及低功耗和低成本。　　工業(yè)市場的近期發(fā)展推動了對具有高集成度、高性能、低功耗FPGA器件的需求。設計人員更喜歡網絡通信而不是點對點通信，這意味著可能需要額外的控制器用于通信，進而間接增加了BOM成本、電路板尺寸和相關NRE(一次性工程費用)成本。　　總體擁有成本用于分析和估計購置的壽命周期成本，它是所有與設計相關的直接和間接成本的擴展集，包括工
關鍵字： FPGA SoC 永磁同步電機

FPGA研發(fā)之道(10)架構設計漫談(五)數字電路的靈魂-流水線

　　流水線，最早為人熟知，起源于十九世紀初的福特汽車工廠，富有遠見的福特，改變了那種人圍著汽車轉、負責各個環(huán)節(jié)的生產模式，轉變成了流動的汽車組裝線和固定操作的人員。于是，工廠的一頭是不斷輸入的橡膠和鋼鐵，工廠的另一頭則是一輛輛正在下線的汽車。這種改變，不但提升了效率，更是拉開了工業(yè)時代大生產的序幕。　　如今，這種模式常常應用于數字電路的設計之中，與現(xiàn)在流驅動的FPGA架構不謀而合。舉例來說：某設計輸入為A種數據流，而輸出則是B種數據流，其流水架構如下所示：　　 ? 　　每個模塊只
關鍵字： FPGA 架構設計流水線

FPGA研發(fā)之道(9)架構設計漫談(四)并行與復用

　　FPGA其在眾多器件中能夠被工程師青睞的一個很重要的原因就是其強悍的處理能力。那如何能夠做到高速的數據處理，數據的并行處理則是其中一個很重要的方式。　　數據的并行處理，從結構上非常簡單，但是設計上卻是相當復雜，對于現(xiàn)有的FPGA來說，雖然各種FPGA的容量都在增加，但是在有限的邏輯中達到更高的處理能力則是FPGA工程師面臨的挑戰(zhàn)。常用并行計算結構如下圖所示：　　 ? 　　上圖中：前端處理單元負責將進入數據信息，分配到多個計算單元中，圖中為3個計算單元(幾個根據所需的性能計算得
關鍵字： FPGA 架構設計并行

FPGA研發(fā)之道(8)架構設計漫談(三)時鐘和復位

　　接口確定以后，F(xiàn)PGA內部如何規(guī)劃?首先需要考慮就是時鐘和復位。　　時鐘：根據時鐘的分類，可以分為邏輯時鐘，接口時鐘，存儲器時鐘等; 　　(1)邏輯時鐘取決與邏輯的關鍵路徑，最終值是設計和優(yōu)化的結果，從經驗而不是實際出發(fā)：低端FPGA(cyclone spantan)工作頻率在40-80Mhz之間，而高端器件(stratix virtex)可達100-200Mhz之間，根據各系列的先后性能會有所提升，但不是革命性的。　　(2)接口時鐘，異步信號的時序一般也是通過FPGA片內同步邏輯產生，一般
關鍵字： FPGA 架構設計復位

FPGA研發(fā)之道(7)架構設計漫談(二)穩(wěn)定壓倒一切

　　敏捷開發(fā)宣言中，有一條定律是“可以工作的軟件勝過面面俱到的文檔”。如何定義可可以工作的，這就是需求確定后架構設計的首要問題。而大部分看這句話的同志更喜歡后半句，用于作為不寫文檔的借口。　　FPGA的架構設計最首先可以確定就是外接接口，就像以前說的，穩(wěn)定可靠的接口是成功的一半。接口的選擇需要考慮幾個問題。　　1，有無外部成熟IP。一般來說，ALTERA和XILINX都提供大量的接口IP，采用這些IP能夠提升研發(fā)進度，但不同IP在不同F(xiàn)PGA上需要不同license，這個
關鍵字： FPGA ALTERA XILINX

FPGA研發(fā)之道(6)架構設計漫談(一)流驅動和調用式

　　勿用諱言，現(xiàn)在國內FPGA開發(fā)還處于小作坊的開發(fā)階段，一般都是三、四個人，七八臺機器.小作坊如何也能做出大成果。這是每個FPGA工程師都要面臨的問題。架構設計是面臨的第一關。經常有這樣的項目，需求分析，架構設計匆匆忙忙，號稱一兩個月開發(fā)完畢，實際上維護項目就花了一年半時間。主要包括幾個問題，一，性能不滿足需求。二，設計頻繁變更。三，系統(tǒng)不穩(wěn)定，調試問題不收斂。　　磨刀不誤砍柴工，F(xiàn)PGA設計的需求分析是整個設計第一步。如何將系統(tǒng)的功能需求，轉換成FPGA的設計需求，是FPGA架構設計的首要問題。首
關鍵字： FPGA 架構設計 SOPC

基于DDS的頻譜分析儀設計

　　1 引言　　直接數字頻率合成(DDS)是近幾年一種新型的頻率合成法，其具有頻率切換速度快，頻率分辨率高，以及便于集成等優(yōu)點。在此，設計了基于DDS的頻譜分析儀，該頻譜分析儀依據外差原理，被測信號與本征頻率混頻，實現(xiàn)信號的頻譜分析。　　2 系統(tǒng)設計　　圖1給出系統(tǒng)設計框圖，主要由本機振蕩電路、混頻電路、放大檢波電路、頻譜輸出顯示電路等組成。通過單片機和現(xiàn)場可編程門陣列(FPGA)共同控制AD985l，以產生正弦掃頻輸出信號，然后經濾波、程控放大得到穩(wěn)定輸出，與經放大處理的被測信號混頻，再經放
關鍵字： DDS FPGA AD985l

基于FPGA的簡易頻譜分析儀

　　1 引言　　目前，由于頻譜分析儀價格昂貴，高等院校只是少數實驗室配有頻譜儀。但電子信息類教學，如果沒有頻譜儀輔助觀察，學生只能從書本中抽象理解信號特征，嚴重影響教學實驗效果。　　針對這種現(xiàn)狀提出一種基于FPGA的簡易頻譜分析儀設計方案，其優(yōu)點是成本低，性能指標滿足教學實驗所要求的檢測信號范圍。　　2 設計方案　　圖1為系統(tǒng)設計總體框圖。該系統(tǒng)采用C8051系列單片機中的 C8051F121作為控制器，CvcloneⅢ系列EP3C40F484C8型FPGA為數字信號算法處理單元。系統(tǒng)設計
關鍵字： FPGA 頻譜分析儀 AD603

基于NIOS II的頻譜分析儀的設計與研制

　　頻譜分析儀是微電子測量領域中最基礎、最重要的測量儀器之一，是從事各種電子產品研發(fā)、生產、檢驗的重要工具。高分辨率、寬頻帶數字頻譜分析的方法和實現(xiàn)一直是該領域的研究熱點[1]?，F(xiàn)代頻譜分析儀是基于現(xiàn)代數字信號處理理論的頻譜分析儀，信號經過前置預處理、抗混疊濾波、A/D變換、數字頻譜分析等環(huán)節(jié)而得到信號中的頻率分量，達到與傳統(tǒng)頻譜分析儀同樣的結果。　　本設計完全利用FPGA實現(xiàn)FFT，在FPGA上實現(xiàn)整個系統(tǒng)構建。其中CPU選用Altera公司的Nios II軟核處理器進行開發(fā), 硬件平臺關鍵模塊使
關鍵字： NIOS II 頻譜分析儀 FPGA

基于FPGA的SPWM變頻系統(tǒng)設計與實現(xiàn)

　　由于脈寬調制技術是通過調整輸出脈沖的頻率及占空比來實現(xiàn)輸出電壓的變壓變頻效果，所以在電機調速、逆變器等眾多領域得到了日益廣泛的應用。　　而電磁法作為一種地球物理探測的有效方法，已經廣泛地應用于礦藏勘探、地質災害預測等領域。電磁法儀一般包括發(fā)射機和接收機兩大部分?，F(xiàn)階段，電磁法儀器的發(fā)射機部分一般直接采用等寬PWM技術，其電流諧波畸變率較大，電壓利用率不高，效率很低。　　本文利用FPGA技術，根據SPWM自然采樣法原理，設計了應用于電磁法儀的發(fā)射機的SPWM系統(tǒng)。該系統(tǒng)應用到現(xiàn)有的電磁法儀器中，
關鍵字： FPGA SPWM Matlab

基于SOPC的SPWM脈沖發(fā)生器的實現(xiàn)

　　隨著電力電子開關器件及技術的不斷發(fā)展，SPWM(正弦波脈寬調制)技術在逆變控制領域得到廣泛應用。傳統(tǒng)的SPWM驅動芯片速度慢、不夠靈活，存在著電路設計復雜、體積大、抗干擾能力差、設計周期長等缺點，對于許多有特殊要求的場合，由專用芯片很難滿足實際的要求，因此，本文采用Altera公司的EP2C35F672C8N開發(fā)一種基于可編程片上系統(tǒng)的SPWM脈沖波形電路，SOPC技術將微處理器和SP-WM波形電路整合到一塊FPGA器件當中。可編程的片上系統(tǒng)SOPC(System 0n Programmable Ch
關鍵字： SOPC SPWM FPGA

基于Verilog HDL的SPWM全數字算法的FPGA實現(xiàn)

　　隨著信號處理技術及集成電路制造工藝的不斷發(fā)展，全數字化SPWM(正弦脈寬調制)算法在調速領域越來越受到青睞。實現(xiàn)SPWM控制算法的方法很多，其中模擬比較法因電路復雜、且不易與數字系統(tǒng)連接而很少采用;傳統(tǒng)的微處理器因不能滿足電機控制所要求的較高采樣頻率(≥1 kHz)而逐漸被高性能的DSP硬件系統(tǒng)所取代，但該系統(tǒng)成本高、設計復雜。與傳統(tǒng)方法相比，在現(xiàn)場可編程邏輯器件FPGA上產生一種新的SPWM控制算法，具有成本低、研發(fā)周期短、執(zhí)行速度高、可擴展能力強等優(yōu)點。該技術進一步推動了變頻調速技術的發(fā)展。
關鍵字： Verilog HDL SPWM FPGA

基于FPGA的工業(yè)以太網交換機設計優(yōu)化

　　基于以太網的組網技術是工業(yè)市場中增長最快的技術之一。大多數工業(yè)以太網標準使用IEEE 802.3標準以太網協(xié)議，因此這些網絡能夠傳輸標準的網絡業(yè)務和實時數據。但每個標準都采用不同的技術來提供實時性能，一些采用定制硬件，一些利用定制軟件，還有的采用完全標準的以太網/TCP/IP實現(xiàn)。結果就出現(xiàn)了眾多不同等級性能、不同成本的互不兼容標準。　　針對以太網協(xié)議非確定性通信時間的一個越來越普及的對策是在每個設備內實現(xiàn)一個本地時鐘。由于大多數設備都有微處理器及(相對)高速度的時鐘，因此這種方法比較容易實現(xiàn)。若
關鍵字： FPGA 以太網 ASSP

FPGA研發(fā)之道(5)從零開始調試FPGA

　　“合抱之木，生于毫末;九層之臺，起于壘土;千里之行，始于足下?！?老子《道德經》　　對于新手來說，如何上手調試FPGA是關鍵的一步。　　對于每一個新設計的FPGA板卡，也需要從零開始調試。　　那么如何開始調試? 　　下面介紹一種簡易的調試方法。　　(1) 至少設定一個輸入時鐘 input sys_clk; 　　(2) 設定輸出 output [N-1:0] led; 　　(3)設定32位計數器 reg [31:0] led_cnt; 　　(4) 時鐘驅動
關鍵字： FPGA JTAG CMOS

共6764條 149/451 |‹ « 147 148 149 150 151 152 153 154 155 156 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側重低成本應用，容量中等，性能可以滿足一般的邏輯設計要求，如Spartan系列；還有一種側重于高性能應用，容量大，性能能滿足各類高端應用，如Virtex系列，用戶可以根據自己實際應用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開發(fā)產品的時間 [ 查看詳細 ]