xilinx fpga 文章進入xilinx fpga技術(shù)社區(qū)

怎么采用FPGA原型系統(tǒng)加速物聯(lián)網(wǎng)設(shè)計？

當我們談?wù)撐锫?lián)網(wǎng) (IoT) 的時候，不夸張地說，它可以將我們所使用的智能設(shè)備互相連接，彼此分享大量的數(shù)據(jù)，從而使我們的生活更高效。這不僅僅是消費者
關(guān)鍵字： FPGA 物聯(lián)網(wǎng)

用C 語言描述AES256 加密算法

作者：Adam Taylor 首席工程師 e2v 公司 aptaylor@theiet.org 用C 語言描述AES256 加密算法，然后在硬件中加速性能。高級加密標準 (AES) 已經(jīng)成為很多
關(guān)鍵字： FPGA ASIC

使用SDNet開發(fā)創(chuàng)新型可編程網(wǎng)絡(luò)

日本電報電話公司 (NTT) 是一家全球電信集團控股公司，負責制定管理策略和推動研發(fā)工作發(fā)展。我們是 NTT 研發(fā)部的研究人員，正領(lǐng)導兩個針對軟件定義網(wǎng)
關(guān)鍵字： FPGA ASIC

引起的較高時鐘頻率仿真失敗原因

通常如果你的設(shè)計在較低時鐘頻率時通過了仿真，但是在較高時鐘頻率時卻失敗了，你的第一個問題應(yīng)該是你的設(shè)計在某個較高時鐘頻率時是否達到了時序約束
關(guān)鍵字： FPGA 時鐘頻率賽靈思

如何設(shè)計基于FPGA的虛擬現(xiàn)實定位系統(tǒng)？

虛擬現(xiàn)實技術(shù)是目前計算機信息科學中的前沿學科，文中設(shè)計了一種以FPGA 為核心的數(shù)據(jù)采集處理系統(tǒng).利用HMC5883L和ADXL345對虛擬場景中物體的方位和朝
關(guān)鍵字： FPGA 虛擬現(xiàn)實定位系統(tǒng)

AI芯片之戰(zhàn)：TPU/GPU/FPGA誰稱雄？

　　智能時代就要到來，芯片市場格局一變再變。兩個典型例子：引領(lǐng)處理器市場 40 多年的英特爾 2015 年底收購?fù)?Altera，今年 4 月就宣布計劃裁員 1.2 萬;另一方面，GPU 巨頭英偉達今年 3 月推出加速人工智能和深度學習的芯片 Tesla P100，投入研發(fā)經(jīng)費超過 20 億美元，據(jù)《華爾街日報》報道，今年 5 月英偉達售出的 GPU 比去年同月增長 62%，公司當前市值 240 億美元?！　∩疃葘W習應(yīng)用大量涌現(xiàn)使超級計算機的架構(gòu)逐漸向深度學習應(yīng)用優(yōu)化，從傳統(tǒng) CPU 為主 GPU 為輔的
關(guān)鍵字： AI TPU GPU FPGA

從設(shè)置、加載、啟動看Xilinx FPGA配置流程

　　盡管FPGA的配置模式各不相同，但整個配置過程中FPGA的工作流程是一致的，分為三個部分：設(shè)置、加載、啟動。　　復(fù)位結(jié)束配置開始　　有多種方式使FPGA的配置進入這一過程。在上電時，電壓達到FPGA要求之前，F(xiàn)PGA的上電復(fù)位模塊將使FPGA保持在復(fù)位狀態(tài);外部控制PROG_B引腳出現(xiàn)一個低脈沖也可以使FPGA保持在復(fù)位狀態(tài)?！　∏宄渲么鎯?nèi)容　　這一步稱為初始化，當FPGA復(fù)位結(jié)束，配置存儲器的內(nèi)容會被自動清除。在這個步驟中，除配置專用接口外，F(xiàn)PGA I/O均被置于高阻態(tài)。在整個初始化過程中，I
關(guān)鍵字： Xilinx FPGA

基于FPGA解決物聯(lián)網(wǎng)實現(xiàn)的核心3大挑戰(zhàn)

物聯(lián)網(wǎng)(IoT)已成為一個廣受歡迎的名詞，幾乎每一個電子設(shè)備相互連接到互聯(lián)網(wǎng)上加以使用，并且呈現(xiàn)爆炸式增長。但這種增長卻恰恰帶來了它的實戰(zhàn)挑戰(zhàn)，一
關(guān)鍵字： FPGA 物聯(lián)網(wǎng)

時序分析的一些基本概念

時序分析時FPGA設(shè)計中永恒的話題，也是FPGA開發(fā)人員設(shè)計進階的必由之路。慢慢來，先介紹時序分析中的一些基本概念。
關(guān)鍵字： FPGA 時序

掌握三大原則，輕松分配FPGA引腳

現(xiàn)在的FPGA正變得越來越復(fù)雜，向引腳分配信號的任務(wù)曾經(jīng)很簡單，現(xiàn)在也變得相當繁復(fù)。下面這些用于向多用途引腳指配信號的指導方針有助于設(shè)計師根據(jù)最
關(guān)鍵字： FPGA

如何使用Xilinx中ise原語？

1、IBUFGDS輸入全局時鐘及DCM分頻使用：IBUFGDS #(.DIFF_TERM(FALSE), // DifferenTIal TerminaTIon (Virtex-4/5, Spartan-3E/3A).IOSTANDARD(DEF
關(guān)鍵字： IBUFGDS Xilinx 賽靈思

總結(jié)LX110T的板子上跑demo的時候遇到的一些錯誤的解決辦法

前一段時間在玩xilinx送我在跑XUPV5-LX110T，首先跑xilinx給出的XUPV5-LX110T的demo設(shè)計，結(jié)果發(fā)現(xiàn)遇到了一些錯誤但是自己在網(wǎng)上發(fā)現(xiàn)很少有答案，就把
關(guān)鍵字： LX110T DEMO Xilinx

Verilog的語言要素有哪些？

本章介紹Verilog HDL的基本要素，包括標識符、注釋、數(shù)值、編譯程序指令、系統(tǒng)任務(wù)和系統(tǒng)函數(shù)。另外，本章還介紹了Verilog硬件描述語言中的兩種數(shù)據(jù)類
關(guān)鍵字： Verilog FPGA

詳細介紹數(shù)字時鐘管理模塊與嵌入式塊RAM

3.數(shù)字時鐘管理模塊(DCM)業(yè)內(nèi)大多數(shù)FPGA 均提供數(shù)字時鐘管理( 賽靈思公司的全部FPGA 均具有這種特性)。賽靈思公司推出最先進的FPGA 提供數(shù)字時鐘管理
關(guān)鍵字：數(shù)字時鐘管理 FPGA

詳解底層內(nèi)嵌功能單元與軟核、硬核以及固核

6、底層內(nèi)嵌功能單元內(nèi)嵌功能模塊主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP 等軟處理核(Soft Core)?，F(xiàn)在越來越豐富的內(nèi)嵌功能單元
關(guān)鍵字：賽靈思 dll FPGA

共6764條 35/451 |‹ « 33 34 35 36 37 38 39 40 41 42 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]