XILINX 發(fā)布 65NM VIRTEX-5 系列

XILINX 發(fā)布 65NM VIRTEX-5 系列——
業(yè)界最高性能的平臺(tái) FPGA

公司希望憑借領(lǐng)域優(yōu)化的新系列 FPGA，進(jìn)一步推進(jìn)向 224億美元 ASIC/ASSP/PLD 市場(chǎng)的進(jìn)軍

可編程邏輯解決方案世界領(lǐng)先提供商賽靈思公司 (NASDAQ: XLNX)，發(fā)布其新的 Virtex™-5 系列領(lǐng)域優(yōu)化現(xiàn)場(chǎng)可編程門陣列 (FPGA)，該系列基于業(yè)界最先進(jìn)的 65 納米 (nm) 三極柵氧化層技術(shù)、突破性的新型 ExpressFabric™ 技術(shù)和經(jīng)過(guò)驗(yàn)證的 ASMBL™ 架構(gòu)。在今天一份相關(guān)的聲明中，賽靈思宣布發(fā)運(yùn)首批 Virtex-5 LX 平臺(tái)，更多平臺(tái)將在未來(lái) 18 個(gè)月內(nèi)陸續(xù)發(fā)運(yùn)。
關(guān)鍵設(shè)計(jì)團(tuán)隊(duì)在工藝技術(shù)、架構(gòu)和產(chǎn)品開發(fā)方法學(xué)方面的創(chuàng)新，使 Virtex-5 FPGA 在性能和密度方面取得前所未有的進(jìn)步——與前一代 90-nm FPGA 相比，速度平均提高 30%，容量增加 65%——同時(shí)動(dòng)態(tài)功耗降低 35%，靜態(tài)功耗保持相同的低水平，使用面積減小 45%。 
Virtex-5 系列代表了賽靈思獲獎(jiǎng)的 Virtex 產(chǎn)品線的第五代產(chǎn)品。自從 1998 年推出以來(lái)，Virtex 系列已成為業(yè)界高性能 FPGA 領(lǐng)域首選產(chǎn)品，累計(jì)營(yíng)收超過(guò) 40 億美元。通過(guò)今天的新聞發(fā)布，將有比以往更多的設(shè)計(jì)者從賽靈思 FPGA 的內(nèi)在靈活性和成本優(yōu)勢(shì)中獲益，推動(dòng)公司進(jìn)一步向 224 億美元*的整個(gè) ASIC/ASSP/PLD 市場(chǎng)高性能板塊進(jìn)軍。
“通過(guò)采用 65 nm 三極柵氧化層工藝，再加上我們的 ASMBL 架構(gòu)和革命性的 ExpressFabric 新技術(shù)的獨(dú)特優(yōu)勢(shì)，Virtex 設(shè)計(jì)團(tuán)隊(duì)提供了目前市場(chǎng)上任何 FPGA 中最高水平的性能、密度和特性集成度，”賽靈思董事會(huì)主席、總裁兼首席執(zhí)行官 Wim Roelandts 說(shuō)?！按罅康膽?yīng)用正越來(lái)越多地在系統(tǒng)核心中采用我們的平臺(tái) FPGA，這些應(yīng)用涵蓋了從聯(lián)網(wǎng)和電信基礎(chǔ)設(shè)施到無(wú)線基站和多媒體/視頻/音頻應(yīng)用的廣泛領(lǐng)域。Virtex-5系列FPGA可加快取代傳統(tǒng)的定制IC這一趨勢(shì)?！?

Virtex-5 系列——終極系統(tǒng)集成平臺(tái)
基于成功的 ASMBL（高級(jí)硅模組塊）架構(gòu)，Virtex-5 系列包括面向高速邏輯、數(shù)字信號(hào)處理 (DSP)、嵌入式處理和串行連接性應(yīng)用四種領(lǐng)域優(yōu)化的平臺(tái)。通過(guò) ASMBL 架構(gòu)方法，賽靈思提供了更大的器件選擇自由，使客戶能夠選擇最適合其特定設(shè)計(jì)的特性和容量組合。就像 Virtex-4 系列一樣，在每種平臺(tái)中客戶可以在各種 Virtex-5 器件選項(xiàng)中進(jìn)行選擇，以獲得與最終產(chǎn)品要求匹配的最佳特性組合。Virtex-5 LX 平臺(tái)首批器件現(xiàn)在發(fā)運(yùn)，其它各種平臺(tái)將在 2006 年下半年至 2007 年上半年期間陸續(xù)發(fā)運(yùn)： 
•    Virtex-5 LX，高性能邏輯——現(xiàn)在托運(yùn)
•    Virtex-5 LXT，具有串行連接性的高性能邏輯——2006 年下半年
•    Virtex-5 SXT，具有串行連接性的高性能 DSP——2006 年下半年
•    Virtex-5 FXT，具有串行連接性的嵌入式處理——2007 年上半年
“三合一”網(wǎng)絡(luò)基礎(chǔ)設(shè)施翻新推動(dòng)可編程性需求
憑借其新的 Virtex-5 系列內(nèi)在的性能與靈活性優(yōu)勢(shì)和公司在通信領(lǐng)域的歷史優(yōu)勢(shì)，賽靈思準(zhǔn)備通過(guò)與客戶合作，在下一次互聯(lián)網(wǎng)浪潮中——即語(yǔ)音、視頻和數(shù)據(jù)融合于同一網(wǎng)絡(luò)，廣泛稱為“三網(wǎng)聯(lián)合業(yè)務(wù)”——扮演重要角色。
在預(yù)期消費(fèi)者對(duì)新型移動(dòng)和固定業(yè)務(wù)的需求將不斷增長(zhǎng)的情況下，如何使現(xiàn)有的網(wǎng)絡(luò)基礎(chǔ)設(shè)施獲得重生已成為全球電子行業(yè)急需解決的迫切問題。這一趨勢(shì)為半導(dǎo)體公司在廣闊的最終市場(chǎng)板塊帶來(lái)巨大的成長(zhǎng)機(jī)會(huì)，包括有線/無(wú)線通信、消費(fèi)電子、音視頻廣播、存儲(chǔ)器與服務(wù)器，及測(cè)試與測(cè)量等領(lǐng)域。  
專家們認(rèn)為，“三網(wǎng)聯(lián)合業(yè)務(wù)”將促使對(duì)高性能平臺(tái) FPGA 的需求形成高峰，使他們能夠適應(yīng)不斷演進(jìn)的消費(fèi)需求、變化的行業(yè)標(biāo)準(zhǔn)、上市時(shí)間與成本壓力、以及對(duì)未來(lái)保護(hù)系統(tǒng)的需求。 
“帶寬聚集 (aggregation) 需求將增長(zhǎng) 10 倍或更多，最終每通道將需要 20-50 Mbps 帶寬，以傳送這些新業(yè)務(wù)，”The Linley Group 公司高級(jí)分析師 Bob Wheeler 說(shuō)?！案咝阅芸删幊探鉀Q方案，如 Virtex-5 系列，將在這一通信基礎(chǔ)設(shè)施翻新過(guò)程中在分組處理與傳輸方面扮演關(guān)鍵角色?！?
據(jù) ABI Research 公司分析師 Alan Varghese 分析，“未來(lái)的 SoC 解決方案必須將靈活性與極高性能的 DSP、處理和連接性能力相結(jié)合，以滿足傳送語(yǔ)音、視頻和數(shù)據(jù)的聚集帶寬需求。這種解決方案的一個(gè)例子就是賽靈思 Virtex-5 系列，這使該公司為把握這些即將到來(lái)的市場(chǎng)機(jī)會(huì)處在非常有利的地位。”
終極系統(tǒng)集成平臺(tái)滿足苛刻客戶要求
賽靈思與全球成千上百位系統(tǒng)設(shè)計(jì)師商討定義其下一代 Virtex-5 產(chǎn)品系列，在每一平臺(tái)中構(gòu)建關(guān)鍵特性，以解決設(shè)計(jì)者對(duì)更高性能、更低功耗、高帶寬接口、更低系統(tǒng)成本和更短設(shè)計(jì)周期的需求。在 Virtex-5 系列的關(guān)鍵創(chuàng)新中，包含在 Virtex-5 LX 平臺(tái)中的有： 
•    65-nm ExpressFabric 技術(shù)與硬化 IP 塊提高性能——業(yè)界首個(gè)具有六個(gè)獨(dú)立輸入的查找表 (LUT) 和新型對(duì)角互連結(jié)構(gòu)，減少了邏輯層次，改進(jìn)了構(gòu)造塊之間的信號(hào)互連，使邏輯性能比上一代 Virtex-4 平均提高 30%。此外，65-nm 結(jié)構(gòu)通過(guò)在少 45% 的管芯面積上實(shí)現(xiàn)功能提高了邏輯利用率，并降低了動(dòng)態(tài)功耗。其它增強(qiáng)功能及新的優(yōu)化至550 MHz的硬化 IP 塊包括：具有 ECC 選項(xiàng)的 36 K 位大型雙端口 BRAM/FIFO 塊，用于實(shí)現(xiàn)更高的片上存儲(chǔ)器帶寬；除 DCM/PMCD 之外，帶有 PLL 的時(shí)鐘管理模塊 (Clock Management Tile, CMT)，用于實(shí)現(xiàn)最高質(zhì)量的時(shí)鐘；以及一個(gè)具有增強(qiáng)乘法器的 DSP48E 塊，用于實(shí)現(xiàn)高精度、高性能信號(hào)處理。
•    第二代 I/O 技術(shù)簡(jiǎn)化接口設(shè)計(jì)——第二代稀疏鋸齒形 (Sparse Chevron) 封裝技術(shù)可以讓設(shè)計(jì)者使用多達(dá) 1,200 個(gè)用戶 I/O，支持 1.25 Gbps 雙數(shù)據(jù)速率和 800 Mbps 單端信號(hào)傳輸，具有最高的信號(hào)完整性，最低的系統(tǒng)噪聲，同時(shí)可以簡(jiǎn)化印刷電路板 (PCB) 布局。第二代 ChipSync™ 技術(shù)應(yīng)用于每個(gè) I/O，該技術(shù)同樣得到了增強(qiáng)，以改進(jìn)源同步接口中時(shí)鐘/數(shù)據(jù)的動(dòng)態(tài)現(xiàn)場(chǎng)校對(duì)能力。這些 I/O 技術(shù)結(jié)合在一起，確保了 DDR2 和 QDR II 等高帶寬接口的可靠操作。 
•    65-nm 三極柵氧化層技術(shù)、硬化 IP 塊降低功耗——65 nm 工藝下 1.0 V 內(nèi)核和減小的內(nèi)部電容，使 Virtex-5 器件比上一代器件降低 35% 的動(dòng)態(tài)功耗。通過(guò)獨(dú)特的三極柵氧化層技術(shù)平衡性能與功耗，Virtex-5 FPGA 打破了更小工藝幾何尺寸產(chǎn)生更大泄漏電流的行業(yè)發(fā)展趨勢(shì)，保持了與其上一代 90 nm 工藝同樣低的靜態(tài)功耗水平。硬 IP 塊中的 ExpressFabric 與省電模式進(jìn)一步降低了功耗。這些能力將幫助設(shè)計(jì)者滿足其功耗預(yù)算，防止熱失控和降低對(duì)散熱器和風(fēng)扇的需要。
•    提高的集成度實(shí)現(xiàn)更低系統(tǒng)成本——與上一代 FPGA 相比，Virtex-5 系列提供多 65% 的邏輯單元（330,000 個(gè) LC）和多 25% 的用戶 I/O（1,200 個(gè) I/O）。通過(guò)提供包括寬范圍器件的四種領(lǐng)域優(yōu)化平臺(tái)，客戶將只需支付需要功能的費(fèi)用。配備新的串行外圍接口 (SPI) 和字節(jié)寬度外圍接口 (BPI) 配置模式，以支持低成本商用閃存，進(jìn)一步降低了系統(tǒng)成本。
•    賽靈思 ISE 軟件工具及服務(wù)縮短設(shè)計(jì)周期 ——設(shè)計(jì)者利用 ISE™ Fmax 技術(shù)、PlanAhead™ 設(shè)計(jì)分析軟件和以經(jīng)過(guò)預(yù)先驗(yàn)證的 IP 核，可以快速達(dá)到 FPGA 性能目標(biāo)，同時(shí)利用 ChipScope™ Pro 工具的高級(jí)驗(yàn)證和實(shí)時(shí)調(diào)試功能，還可以縮短調(diào)試周期時(shí)間。其它在線資源、培訓(xùn)課程、高級(jí)支持服務(wù)及賽靈思設(shè)計(jì)服務(wù) (XDS) 全球網(wǎng)絡(luò)，將確保項(xiàng)目按時(shí)完成。 
目前可用的合作伙伴解決方案
    在 Virtex 系列歷經(jīng)近十年創(chuàng)新而建立起來(lái)的廣大合作伙伴生態(tài)系統(tǒng)的基礎(chǔ)上，賽靈思與合作伙伴緊密協(xié)作，制作出專門用于優(yōu)化 Virtex-5 架構(gòu)新特性的設(shè)計(jì)工具和評(píng)估板。請(qǐng)查看來(lái)自 Synplicity、Mentor Graphics 和 Magma Design Automation 的相關(guān)合作伙伴新聞。