采用軟處理器IP核應(yīng)對(duì)器件過(guò)時(shí)的挑戰(zhàn)

Instruction-Side Local Memory Bus 指令側(cè)本地存儲(chǔ)器總線

　　Dual-Port Block RAM 雙口模塊RAM
　　Data-Side Local Memory Bus 數(shù)據(jù)側(cè)本地存儲(chǔ)器總線
　　System Reset 系統(tǒng)復(fù)位
　　JTAG Block JTAG模塊
　　MicroBlaze Processor MicroBlaze處理器
　　Instruction LMB 指令LMB
　　Data LMB 數(shù)據(jù)LMB
　　FSL快速單工連接
　　Interrupt Control Unit 中斷控制單元
　　DMA 直接存儲(chǔ)器存取
　　On-Chip Peripheral Bus –片上外設(shè)總線 (OPB)
　　OPB Arbiter OPB仲裁器
　　Timer/Counter/Watchdog 定時(shí)器/計(jì)數(shù)器/看門(mén)狗
　　Memory Controller Refresh Control 存儲(chǔ)控制器和刷新控制
　　Chip Select Unit 芯片選擇單元
　　USART/Serial USART/串行口
　　CAN2.0 A/B
　　Future 將來(lái)的需求
　　FPGA Fabric FPGA構(gòu)造

　　
表2：針對(duì)實(shí)例設(shè)計(jì)的FPGA構(gòu)造要求。
　　=====================
Xilinx MicroBlaze Processor with Internal SDRAM Controller
具有內(nèi)部SDRAM控制器的賽靈思MicroBlaze處理器
　　Slices 邏輯片
　　LUT 查找表
　　FF觸發(fā)器
　　Block 模塊
　　RAM隨機(jī)存取存儲(chǔ)器
　　MicroBlaze CPU Core with 16K Cache 具有16K高速緩沖存儲(chǔ)器的MicroBlaze CPU核
　　DCM on Xilinx FPGA 在Xilinx FPGA上的DCM
　　OPB Central DMA Controller OPB中央DMA控制器
　　OPB Timer/Counter (Four) OPB定時(shí)器/計(jì)數(shù)器
　　OPB Bus Interface OPB總線接口
　　OPB SDRAM Controller OPBSDRAM控制器
　　OPB Interrupt Controller OPB中斷控制器
　　State Machine or an OPB Timer/Counter (Included Above) 狀態(tài)機(jī)或一個(gè)OPB定時(shí)器/計(jì)數(shù)器(包括上面的)
　　OPB GPIO片上外設(shè)總線 (OPB) 通用IO (GPIO)
　　OPB JTAG UART
　　Peripherals 外設(shè)
　　Internal Memory Controller (SDRAM Controller) 內(nèi)部存儲(chǔ)控制器(SDRAM控制器)
　　OPB Interrupt Controller OPB中斷控制器
　　Flash Controller 閃存控制器
　　Total Slices, LUT FF, Block RAM Required 總的邏輯片，LUT FF，所需要的模塊RAM
　　Spartan-3E Family Products Spartan-3E系列產(chǎn)品
　　XC3S500E
　　Utilization 利用率
　　XC3S1200E
　　Utilization 利用率
　　XC3S1600E
　　Utilization 利用率
=========================

結(jié)論
　　
所有的芯片制造商都將在某一個(gè)時(shí)間點(diǎn)對(duì)某些產(chǎn)品實(shí)施停產(chǎn)，但是，F(xiàn)PGA是可編程、可再編程且可現(xiàn)場(chǎng)升級(jí)的。因此，作為一個(gè)FPGA用戶，當(dāng)你為利用成本、密度和功耗趨勢(shì)而在FPGA平臺(tái)系列上進(jìn)行代碼移植時(shí)，你可以確信你花費(fèi)多人年所做的軟件開(kāi)發(fā)可以被安全地投資到一個(gè)嵌入式目標(biāo)設(shè)計(jì)之中，該嵌入式目標(biāo)設(shè)計(jì)可以繼續(xù)運(yùn)行同你第一天編制的代碼一樣的軟件代碼，即使它可能正在新的硬件上運(yùn)行。
　　
賽靈思處理核使客戶能夠有效地利用FPGA構(gòu)造并有效地管理成本。當(dāng)MicroBlaze和PicoBlaze 處理器(后者是采用匯編語(yǔ)言編寫(xiě)的8位參考設(shè)計(jì))被嵌入到FPGA構(gòu)造之中時(shí)，通過(guò)你現(xiàn)有和配置的穩(wěn)定的平臺(tái)，可以消除處理器過(guò)時(shí)的問(wèn)題。隨著Spartan系列到Virtex 系列FPGA的應(yīng)用范圍向商用和汽車級(jí)工業(yè)領(lǐng)域的跨越，軟處理器成為防止設(shè)計(jì)過(guò)時(shí)的理想解決方案。你不僅僅能夠獲得可編程邏輯所提供的靈活性、一體化和可升級(jí)性，而且可以獲得專門(mén)滿足你的設(shè)計(jì)要求而定制的處理器。
　　
MicroBlaze處理器的軟件本質(zhì)意味著它可以被例示到無(wú)數(shù)的平臺(tái)FPGA器件之中，覆蓋廣泛的器件配置和價(jià)格點(diǎn)。完全采用軟處理器核和可定制IP就可以替代你的過(guò)時(shí)器件。因?yàn)镸icroBlaze解決方案是軟處理器IP核，你的設(shè)計(jì)永遠(yuǎn)不會(huì)因一個(gè)處理器芯片的“生命終止”而過(guò)時(shí)，后續(xù)版本將保持100%的二進(jìn)制向下兼容性。此外，源代碼許可協(xié)議是現(xiàn)成的。