音頻信號數(shù)字化光纖傳輸實驗儀信道的設(shè)計與實現(xiàn)

摘要：介紹音頻信號數(shù)字通信實驗裝置設(shè)計的實現(xiàn)過程，該裝置以FPGA為主控芯片，以光纖為通訊媒介，將音頻信號數(shù)字化后通過光纖實現(xiàn)傳輸，并對電路各個模塊的功能及實現(xiàn)加以說明實驗裝置采用分模塊式的設(shè)計，設(shè)計思路靈活，結(jié)構(gòu)清晰。電路在Altium Designer和Prote 199中設(shè)計完成，并且在QuartusⅡ環(huán)境下用VerilogHDL語言進行編程并對程序進行仿真。該裝置已做成了實體，可以實現(xiàn)音頻信號的發(fā)射與接收，達到設(shè)計提出的要求。
關(guān)鍵詞：音頻信號；數(shù)字信號；FPGA；光纖通信；VerilogHDL

隨著光纖技術(shù)的不斷發(fā)展，光纖的應(yīng)用越來越廣泛。光纖以其頻帶寬、容量大、衰減小等優(yōu)點給通信領(lǐng)域帶來的改革和創(chuàng)新，形成了一個新興產(chǎn)業(yè)。數(shù)字通信對比傳統(tǒng)的模擬通信有精度高、靈活性高、可靠性強、易大規(guī)模集成、時分復(fù)用、功能穩(wěn)定等優(yōu)點而被廣泛的應(yīng)用在工業(yè)、醫(yī)療、軍事等諸多領(lǐng)域。數(shù)字光纖通信兼有兩者的優(yōu)點，必將成為通信領(lǐng)域的發(fā)展方向。
音頻信號的光纖傳輸有快速、準確、信息量大、質(zhì)量高的優(yōu)點。在實驗領(lǐng)域，可以快速準確的傳遞聲音信號，給實驗者更可靠的信息。在應(yīng)用領(lǐng)域，可以實時、長距離傳遞聲音，即節(jié)約成本，又有高的傳輸質(zhì)量。因此，音頻信號的光纖傳輸?shù)难芯颗c實現(xiàn)，將方便人們的學(xué)習(xí)、工作和生活。
文中是針對普通高等工科類學(xué)校中非通信與信息等專業(yè)學(xué)科的普及性實驗教學(xué)科目所研制的《音頻信號的數(shù)字光纖通信實驗儀》創(chuàng)新實踐項目。教學(xué)科目及實驗儀器的推出，有利于幫助高等學(xué)校基礎(chǔ)性學(xué)科實驗課程的提升，豐富與完善實驗課內(nèi)容，使學(xué)生了解現(xiàn)代技術(shù)的發(fā)展與相關(guān)知識的掌握。

1 系統(tǒng)的硬件結(jié)構(gòu)
信號通道由兩大部分組成：光接收器和光發(fā)射器。兩者之間以光纖連接。光發(fā)射和光接收器的工作原理相互關(guān)聯(lián)，一個是另一個的逆過程；光發(fā)射器是將音頻的電信號轉(zhuǎn)變成光信號，光接收器是將光信號轉(zhuǎn)變成音頻的電信號。
光發(fā)射器由以下幾個電路模塊組成：濾波放大、A／D轉(zhuǎn)換、控制部分、并／串轉(zhuǎn)換、電／光模塊部分。

光接收器由光／電轉(zhuǎn)換部分、串／并轉(zhuǎn)換、控制部分、D／A轉(zhuǎn)換、模擬信號放大部分組成，如圖2所示。

2 系統(tǒng)電路設(shè)計
2．1 電 源
整套電路僅以12 V直流電源供電，內(nèi)部集成電路需用到5 V、3．3 V、1．5 V的電源。5 V電源由L7805三態(tài)穩(wěn)壓電源提供．3．3 V和1．5 V分別由ASM117-3．3和ASM117-1．5提供。
2．2 FPGA的數(shù)據(jù)處理及實時控制部分
電路采用型號為EP1C3T100C8的FPGA為主控芯片，直接由18．432 MHz的晶振提供工作時鐘。芯片共有兩個時鐘輸入端，選其一輸入晶振時鐘。由于FPGA各個模塊都用到，所以各個模塊都需要供電和接地。
FPGA內(nèi)部有一個鎖相環(huán)，可以進行分頻和倍頻，以得到不同的頻率。發(fā)射器中模數(shù)轉(zhuǎn)換芯片和并／串轉(zhuǎn)換芯片的時鐘由FPGA提供。由于模數(shù)轉(zhuǎn)換后輸出串行的二進制數(shù)據(jù)，而并／串轉(zhuǎn)換器的數(shù)據(jù)輸入為10位，所以需要在FPGA中進行編碼。編碼應(yīng)盡量避免多個“0”和“1”連續(xù)出現(xiàn)，采用8810B編碼方式。FPGA內(nèi)部先將串行二進制數(shù)據(jù)分解為8位并行數(shù)據(jù)，再經(jīng)過8810B編碼輸出。接收器中FPGA提供數(shù)模轉(zhuǎn)換器工作時鐘和串并轉(zhuǎn)換器的參考時鐘，并將串并轉(zhuǎn)換器輸出的十位數(shù)據(jù)解碼，還原為八位數(shù)據(jù)傳輸給數(shù)模轉(zhuǎn)換器。FPGA的功能由Verilog編程實現(xiàn)，程序采用AS(主動)配置方式下載到FPGA。
2．3 音頻信號的處理及采集
音頻信號經(jīng)聲道分離、濾波、放大，由模數(shù)轉(zhuǎn)換集成芯片采集轉(zhuǎn)換成數(shù)字信號。
2．3．1 濾波放大部分
在對音頻信號進行采樣時，當(dāng)信號中含有大于二分之一的采樣頻率，如果采樣頻率不夠高，就會產(chǎn)生混疊信號。混疊信號不能用數(shù)字濾波方法除去，需要用硬件濾波。A／D轉(zhuǎn)換的采樣頻率需要高于音頻信號最高頻率的2～10倍。根據(jù)所需音頻信號的帶寬以及抗混疊濾波所需要的特性，設(shè)計一個二階的低通有源濾波器，截止頻率大于或等于20 kHz，設(shè)計電路如圖3所示。

同時，該電路具有隔離放大作用，集成運放采用的是單電源供電的LM324。這是一款四運放集成、功耗低、電壓工作范圍寬的放大器。它具有內(nèi)部補償?shù)哪芰洼^低的輸入偏置電流。工作于5 V電源時具有1．2 MtIz的帶寬。由于音頻信號是兩路輸入(或多聲道)，且人耳能夠分辨的聲音帶寬為20Hz～20 kHz，所以LM324足以滿足要求。電路如圖3所示，此為單側(cè)聲道，另一聲道與其相同。
圖中LM324采用5 V電源供電，一級放大。信號輸入時要加人一定的電壓偏置。