基于LTE/4G的新型處理器架構(gòu)滿足無線處理的需求

　　接收鏈路（圖3底端）接收來自前端濾波器的數(shù)據(jù)并為MAC生成傳輸數(shù)據(jù)塊，它包含控制器和三個(gè)計(jì)算域：信號(hào)處理域（接收信號(hào)處理器或RxSP）、矩陣處理域（接收信道處理器或RxChP）以及比特軟值域（接收混合ARQ 處理器或者叫 RxHARQ、Turbo引擎和接收控制處理器或者叫RxCP）

　　所有這些DSP包括Turbo 引擎，都可以用Tensilica公司的Xtensa可定制處理器技術(shù)實(shí)現(xiàn)，從而針對(duì)特定的任務(wù)進(jìn)行優(yōu)化。利用可配置技術(shù)還可以同時(shí)創(chuàng)建功能齊全的配套軟件工具鏈，所以不需要把時(shí)間浪費(fèi)在開發(fā)不同DSP的基本指令集仿真器、調(diào)試器方面。

　　Tensilica公司的基帶引擎ConnX BBE16是構(gòu)成RxSP和RxChP的基礎(chǔ)，該ConnX BBE16是一個(gè)128位、3發(fā)射、16MAC的數(shù)字信號(hào)處理器，能夠在單周期內(nèi)完成多個(gè)復(fù)數(shù)乘法運(yùn)算和一個(gè)復(fù)數(shù)基-4FFT運(yùn)算。RxSP為每個(gè)符號(hào)產(chǎn)生源數(shù)據(jù)塊并進(jìn)行信道估計(jì)。源數(shù)據(jù)塊會(huì)立即寫入接收鏈路中的下一個(gè)處理器RxChP的輸入緩沖區(qū)，RxChP執(zhí)行MIMO解碼，并產(chǎn)生比特軟值給HARQ模塊。

　　RxHARQ處理器接受解碼后的比特軟值，并將它們合并為合適的冗余版本，接著執(zhí)行HARQ重組以產(chǎn)生碼塊，碼塊被寫入Turbo解碼器的輸入緩沖區(qū)，完成解碼后又被寫入RxCP的輸入緩沖區(qū)。

　　RxCP是主控制器，執(zhí)行休眠控制和電源管理。它對(duì)信道頭進(jìn)行解碼以便配置收發(fā)鏈路正常工作，它還為MAC處理器提供了控制和數(shù)據(jù)接口。

　　4 ATLAS發(fā)射鏈路

　　發(fā)射鏈路包括兩個(gè)計(jì)算域和兩個(gè)處理器，發(fā)射位處理器（TxBP）和發(fā)射信號(hào)處理器（TxSP）。

　　TxBP執(zhí)行CRC編碼、加擾、Turbo編碼、子塊交織、速率匹配和物理上行控制通道編碼。針對(duì)這一過程，Tensilica開發(fā)了一種比特流處理器（ConnX BSP3），它是一個(gè)32位DSP，增加了一些特殊指令，用于CRC、Turbo編碼和交織運(yùn)算的加速。

　　TxSP接收編碼后的比特流，并產(chǎn)生相應(yīng)的SC–FDMA符號(hào)，它們?cè)偬峁┙o前端濾波器用于上變頻和MASK兼容， TxSP用Tensilica的BBE16 DSP實(shí)現(xiàn)，執(zhí)行CRC編碼、位加擾、Turbo編碼、格雷碼編碼、RB映射、層映射、DRT、FFT和運(yùn)營(yíng)商附加的前綴匹配運(yùn)算等。

　　5 基于同一架構(gòu)的多核體系

　　ATLAS參考架構(gòu)的優(yōu)勢(shì)在于，所有的內(nèi)核都基于Tensilica的Xtensa處理器架構(gòu)。這意味著所有內(nèi)核可以共享相同的基本指令集，并使用相同的開發(fā)工具。這樣就簡(jiǎn)化了整個(gè)設(shè)計(jì)工作，并可以將培訓(xùn)成本降到最低。

　　采用多核方案實(shí)現(xiàn)LTE系統(tǒng)，因?yàn)槊總€(gè)DSP內(nèi)核是針對(duì)不同任務(wù)專門優(yōu)化的，所以可以獲得LTE所需的最大效率和性能。ATLAS架構(gòu)專為模塊化設(shè)計(jì)而開發(fā)，通過增減不同類型的處理器，它可以很容易擴(kuò)展為不同性能級(jí)別的產(chǎn)品。由于處理器能夠進(jìn)一步定制，所以設(shè)計(jì)人員可以貫徹Tensilica公司的設(shè)計(jì)理念并將其進(jìn)一步發(fā)揚(yáng)光大，以更好地匹配他們的性能、功耗和成本預(yù)算，或者更好地實(shí)現(xiàn)他們的獨(dú)特算法。

　　使用小型定制處理器的優(yōu)勢(shì)是，如果不需要這部分處理能力的時(shí)候，該內(nèi)核和它使用的存儲(chǔ)器都可以關(guān)斷（與3G和3.5G中的設(shè)計(jì)類似，在這些設(shè)計(jì)*耗是最受關(guān)注的），這有助于將功耗保持在最低水平。一個(gè)優(yōu)化的多核架構(gòu)可以允許使用更小、更低功耗的內(nèi)核而無需提升系統(tǒng)頻率。

　　針對(duì)LTE系統(tǒng)中的關(guān)鍵運(yùn)算定制DSP，還可以提高設(shè)計(jì)人員的工作效率。由于所有處理器都基于Tensilica的Xtensa可配置處理器內(nèi)核，它們使用相同的軟件工具鏈。編譯器、調(diào)試器、ISS等都可以識(shí)別和利用定制的硬件并提高軟件的開發(fā)效率。

　　多顆DSP串行連接的方式也非常適合LTE無線算法中的數(shù)據(jù)流處理方式。因?yàn)橐环N算法只運(yùn)行在一個(gè)內(nèi)核上，所以軟件編程模型和調(diào)試都變得更加方便，多顆處理器之間的數(shù)據(jù)傳輸不是基于全局共享總線，而是專門的點(diǎn)對(duì)點(diǎn)連接，因此數(shù)據(jù)無需總線仲裁就可以快速地加載進(jìn)其他DSP的存儲(chǔ)器中。此外，與典型的基于總線的系統(tǒng)相比，也不會(huì)因?yàn)楦嗵幚砥鲯斓娇偩€上而降低性能。

　　6 復(fù)雜的LTE軟件

　　LTE系統(tǒng)中的軟件也相當(dāng)復(fù)雜，需要真正了解需求的專業(yè)軟件供應(yīng)商提供，Tensilica公司一直與mimoOn合作，該公司因軟件專長(zhǎng)而倍受產(chǎn)業(yè)推崇，mimoOn開發(fā)了LTE的物理層軟件堆棧優(yōu)化程序，可以讓采用ATLAS架構(gòu)的專用Tensilica DSP發(fā)揮最高性能。

　　7 完整LTE L1 PHY的實(shí)現(xiàn)

　　ConnX的ATLAS LTE的參考架構(gòu)實(shí)現(xiàn)了完整的LTE的L1物理層設(shè)計(jì)，包括了運(yùn)算量要求極大的Tubro解碼器，并且完全基于軟件可編程的DSP處理器實(shí)現(xiàn)。它可以作為設(shè)計(jì)團(tuán)隊(duì)實(shí)現(xiàn)LTE基帶系統(tǒng)的起點(diǎn)，設(shè)計(jì)團(tuán)隊(duì)需要把L2的組件和其它的系統(tǒng)互連組件以及ATLAS組件整合在一起。

　　由于是模塊化設(shè)計(jì)，所以設(shè)計(jì)團(tuán)隊(duì)可以部署ATLAS架構(gòu)中的所有7個(gè)模塊，也可以復(fù)用他們已有的RTL模塊去替代一個(gè)或者更多的ATLAS組件。不管是LTE設(shè)計(jì)師還是以后的LTE Advanced（4G）設(shè)計(jì)師，ATLAS LTE參考架構(gòu)中的模塊化組件都可以讓他們事半功倍。