基于ADPCM語(yǔ)音編解碼VLSI芯片的設(shè)計(jì)方法

作者：時(shí)間：2012-02-20 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

ADPCM算法及其編解碼器原理

本文引用地址：http://butianyuan.cn/article/165873.htm

　　ADPCM(Adaptive Differential Pulse Code Modulation，自適應(yīng)差分脈沖編碼調(diào)制)綜合了APCM的自適應(yīng)特性和DPCM系統(tǒng)的差分特性，是一種性能較好的波形編碼。它的核心思想是：利用自適應(yīng)改變量化階的大小，即使用小的量化階去編碼小的差值，使用大的量化階去編碼大的差值;使用過(guò)去的樣本值估算下一個(gè)輸入樣本的預(yù)測(cè)值，使實(shí)際樣本值和預(yù)測(cè)值之間的差值總是最小。ADPCM記錄的量化值不是每個(gè)采樣點(diǎn)的幅值，而是該點(diǎn)的幅值與前一個(gè)采樣點(diǎn)幅值之差。

　　ADPCM是利用樣本與樣本之間的高度相關(guān)性和量化階自適應(yīng)來(lái)壓縮數(shù)據(jù)的一種波形編碼技術(shù)。ADPCM標(biāo)準(zhǔn)是一個(gè)代碼轉(zhuǎn)換系統(tǒng)，它使用ADPCM轉(zhuǎn)換技術(shù)實(shí)現(xiàn)64kb/s A律或u律PCM(脈沖編碼調(diào)制)速率和32kb/s速率之間的相互轉(zhuǎn)換。ADPCM的簡(jiǎn)化框圖如圖1所示。

　　ADPCM編解碼器的輸入信號(hào)是G.711 PCM代碼，采樣率是8kHz，每個(gè)代碼用8位表示，因此它的數(shù)據(jù)率為64kb/s。而ADPCM的輸出代碼是“自適應(yīng)量化器”的輸出，該輸出是用4位表示的差分信號(hào)，它的采樣率仍然是8kHz，它的數(shù)據(jù)率為32kb/s，這樣就獲得了2∶1的數(shù)據(jù)壓縮。

　　電路的整體結(jié)構(gòu)

　　基于ADPCM算法，可將語(yǔ)音編解碼 VLSI芯片分成編碼、解碼、存儲(chǔ)、控制和時(shí)鐘幾個(gè)模塊。編碼模塊實(shí)現(xiàn)數(shù)據(jù)壓縮功能，將輸入的PCM信號(hào)轉(zhuǎn)換成ADPCM碼;存儲(chǔ)模塊在控制模塊的作用下，保存編碼所得的ADPCM碼;解碼模塊實(shí)現(xiàn)解壓縮功能，將ADPCM碼轉(zhuǎn)換得到PCM碼;控制模塊的作用是控制其他模塊的協(xié)調(diào)工作;時(shí)鐘模塊主要實(shí)現(xiàn)對(duì)外部晶振的原始時(shí)鐘信號(hào)進(jìn)行分頻，以得到電路系統(tǒng)實(shí)際所需的時(shí)鐘信號(hào)。

　　電路整體結(jié)構(gòu)如圖2所示，其中En_en、En_de分別是編碼和解碼的使能信號(hào)，RST則為復(fù)位信號(hào)。當(dāng)WE為“1”時(shí)，RAM寫(xiě)有效，而當(dāng) WE為“0”時(shí)，RAM讀有效，CS為“1”時(shí)，RAM可進(jìn)行寫(xiě)或者讀操作。

　　(a) ADPCM編碼器

　　(b)ADPCM解碼器

　　圖1 ADPCM簡(jiǎn)化框圖

　　電路設(shè)計(jì)過(guò)程

　　本文采用Top-down方法進(jìn)行電路設(shè)計(jì)。主要設(shè)計(jì)流程如下：首先基于Verilog HDL運(yùn)用Active-HDL進(jìn)行電路的RTL級(jí)描述和功能仿真;將經(jīng)過(guò)功能仿真正確的程序在Quartus II開(kāi)發(fā)系統(tǒng)中進(jìn)行綜合和適配;接下來(lái)將得到的網(wǎng)表文件(.vo)和具有時(shí)延信息的反標(biāo)文件(.sdo)調(diào)入ModelSim SE中，并加入所選器件相應(yīng)的器件庫(kù)進(jìn)行時(shí)序仿真;時(shí)序仿真通過(guò)后，將Quartus II得到的“*.sof”文件通過(guò)JTAG配置模式下載到FPGA中進(jìn)行不可掉電的實(shí)際測(cè)試，也可將“*.pof”文件通過(guò)AS配置模式下載到FPGA中進(jìn)行可掉電的實(shí)際測(cè)試。電路系統(tǒng)的頂層程序如下。