視頻監(jiān)控系統(tǒng)中多畫面處理器的設(shè)計(jì)

字符疊加電路由NEC公司μPD6453組成。該芯片可在屏幕上顯示12行、每行24個(gè)字符、每個(gè)字符為12×18點(diǎn)陣。字符的大小、閃爍頻率可以根據(jù)需要進(jìn)行調(diào)整，屏幕的背景色、字符的邊緣色以及字符本身的顏色也可以修改。該芯片內(nèi)部除固化了191個(gè)日文、英文字母和數(shù)字等字符的字模以外，還固化了49個(gè)漢字（如年、月、日、時(shí)）的字模；另外該芯片提供16個(gè)字符的RAM空間，供用戶填入自定義字符。由于畫面處理器不需要疊加太多的不同字符，因而本設(shè)計(jì)不外加漢字字庫(kù)，這樣既節(jié)省了成本和線路板的空間，又簡(jiǎn)化了電路結(jié)構(gòu)。μPD6453所需的行、場(chǎng)同步信號(hào)及時(shí)鐘信號(hào)均由FPGA提供。單片機(jī)通過串行數(shù)據(jù)傳輸將一系列命令（包括所要顯示的字符或漢字、字符大小、字符的間距、字符的屬性）送往μPD6453，μPD6453收到命令后再將所要顯示的字符或漢字等信息送至FPGA。

2.8 視頻信號(hào)切換電路

該電路由MAX440組成。MAX440是一種內(nèi)含寬帶視頻放大器的高速多路視頻選擇開關(guān)，可輸入8路視頻信號(hào)，輸出為1路視頻信號(hào)。在單片機(jī)的控制下，輸出可與8路視頻輸入中的任一路相連。該芯片的主要特點(diǎn)如下：

?帶寬為110MHz；微分增益為0.04%，微分相位為0.03度；

?開關(guān)切換時(shí)間為15ns，轉(zhuǎn)換速率為370V/μs；

?開/關(guān)時(shí)的輸入電容為4pF，無(wú)需外接補(bǔ)償元件。

2.9 報(bào)警信號(hào)的接收及處理

由單片機(jī)直接完成，無(wú)需經(jīng)過FPGA。當(dāng)有報(bào)警發(fā)生時(shí)，單片機(jī)收到報(bào)警信息，發(fā)出命令使蜂鳴器件發(fā)出警報(bào)聲，同時(shí)通知FPGA和μPD6453使對(duì)應(yīng)的畫面閃爍并出現(xiàn)“報(bào)警”字樣。

3 FPGA器件XCS05XL的編程實(shí)現(xiàn)原理

所謂編程就是利用單片機(jī)μPD78F0034將事先設(shè)計(jì)好的數(shù)據(jù)通過某種方式裝入XCS05XL中，以確定XCS05XL內(nèi)部的CLB和IOB的功能以及布線通道的連接方式，數(shù)據(jù)的寫入只在編程過程中完成。在正常工作期間，存儲(chǔ)單元只用來(lái)提供固定的控制信號(hào)，編程存儲(chǔ)單元以陣列形式分布在XCS05XL中。每個(gè)CLB有幾百個(gè)編程數(shù)據(jù)位，每個(gè)編程數(shù)據(jù)位定義了一個(gè)靜態(tài)存儲(chǔ)單元的狀態(tài)，該存儲(chǔ)單元可以控制一個(gè)邏輯函數(shù)查找表位、一個(gè)數(shù)據(jù)選擇器輸入或一個(gè)互連開關(guān)晶體管。Xilinx開發(fā)系統(tǒng)可以將邏輯設(shè)計(jì)轉(zhuǎn)換成網(wǎng)絡(luò)表文件，它自動(dòng)將邏輯電路分區(qū)、設(shè)置和布線，以PROM格式產(chǎn)生編程數(shù)據(jù)，并將數(shù)據(jù)存入PROM中。XCS05XL有三種編程模式：從串模式、主串模式和快速模式。編程開始前，芯片會(huì)自動(dòng)檢測(cè)M1和M2腳以確定編程模式，編程結(jié)束后，這些腳就沒有用了。當(dāng)M1和M2腳為高電平時(shí)，選從串模式，這也是目前最常用的一種編程模式。實(shí)際上，此時(shí)M1和M2腳可懸空。如果要選擇主串模式，則M1和M2腳必須與相連或通過1k℃的下拉電阻接地。

圖4所示為μPD78F0034單片機(jī)對(duì)FPGA器件XCSO5XL裝載編輯數(shù)據(jù)的示意圖。XCS05XL的編程模式選從串模式，因而其M1、M2腳懸空（即相當(dāng)于接高電平）。XCS05XL的編輯數(shù)據(jù)存儲(chǔ)在單片機(jī)的FLASH ROM里，上電復(fù)位后，單片機(jī)通過P30腳將數(shù)據(jù)串行傳送到XCSO5XL中。XCS05XL所需的編程時(shí)鐘（CCLK）信號(hào)由單片機(jī)產(chǎn)生，在每個(gè)CCLK的上升沿，XCS05XL通過DIN腳接收輸入數(shù)據(jù)。

4 軟硬件設(shè)計(jì)時(shí)要注意的幾個(gè)問題

（1）使用幀存儲(chǔ)器AL422應(yīng)注意的問題

?由于幀存儲(chǔ)器AL422是FIFO DRAM,因而須確保WCK和RCK信號(hào)始終有且信號(hào)的頻率不低于1MHz，因WCK和RCK中頻率較高者將作為DRAM的刷新時(shí)鐘信號(hào)。

?在AL422的/RRST信號(hào)的上升沿，/RE信號(hào)不能為低，這一點(diǎn)在確定FPGA的編程數(shù)據(jù)時(shí)要特點(diǎn)注意（因/RRST和/RE信號(hào)均由FPGA提供）；

?AL422可在5V或3.3V電源電壓下工作，當(dāng)使用5V電源時(shí)，其DEC腳（Pin19）須接2.2μF的去耦電容；當(dāng)使用3.3V電源時(shí)，DEC腳（Pin19）可直接與3.3V相連，并通過0.1μF電容旁路到地；電容均使用鉭電容。由于使用3.3V時(shí)，器件功耗低，且受噪聲干擾小，因而在本設(shè)計(jì)中采用了3.3V電源對(duì)AL422供電。

(2)為避免視頻信號(hào)之間的串?dāng)_，各種模擬視頻信號(hào)間均用較粗的地線隔開，且視頻走線足夠?qū)挕?p> 以上介紹了黑白四畫面處理器的設(shè)計(jì)。為了節(jié)省線路板空間并使產(chǎn)品小巧玲瓏，所有的元器件及IC芯片均選用貼片式封裝。鑒于篇幅的限制，本文沒有討論多畫面處理器軟件方面的設(shè)計(jì)。至于9畫面和16畫面處理器的設(shè)計(jì)，其設(shè)計(jì)思想及組成方框圖與該4畫面處理器相類似，只不過要增加A/D、AL422及FPGA，軟件編程也復(fù)雜一些。