3D IC內(nèi)埋式基板技術(shù)的殺手級(jí)應(yīng)用分析

　　臺(tái)灣為全球封測(cè)產(chǎn)業(yè)重鎮(zhèn)，日月光、矽品、力成與南茂等在全球封測(cè)代工市占率高達(dá)56%，SEMI指出，預(yù)估2013年臺(tái)灣封裝材料市場(chǎng)達(dá)59.3億美元。ITIS預(yù)估3DIC相關(guān)材料/基板至2016年達(dá)到18億美元;Yole指出，矽或玻璃材料的2.5D中介板市場(chǎng)在2017年達(dá)到16億美元，而使用3DIC+TSV技術(shù)的產(chǎn)品，涵蓋從記憶體晶片、邏輯晶片、CMOS影像感測(cè)晶片、整合MEMS微機(jī)電速度/慣性感測(cè)晶片等，將從2011年27億美元成長(zhǎng)到2017年400億美元...

　　異質(zhì)性3DIC仍面臨量產(chǎn)門檻

　　雖然3DIC+TSV的立體化堆疊技術(shù)，能夠以最小面積增加晶片的密集度，減低成本與縮小產(chǎn)品尺寸，進(jìn)而可改善晶片的性能與可靠度，三星也率先導(dǎo)入同質(zhì)性3DIC堆疊的NANDFlash快閃記憶體、DDR3記憶體，以及桌上型、筆記型電腦專用的堆疊式WideI/ODRAM晶片。高通(Qualcomm)、博通(BroadComm)等IC設(shè)計(jì)業(yè)者也已導(dǎo)入3DTSV技術(shù)來設(shè)計(jì)下一代更高密集度的IC。

　　2.5D技術(shù)已廣泛應(yīng)用到CPU/GPU/FPGA等邏輯運(yùn)算晶片。IBM/AMD 2.5D/3DIC技術(shù)將進(jìn)一步驅(qū)動(dòng)DRAM、CIS、RF、LED、光電元件等異質(zhì)性整合的應(yīng)用。Yole國(guó)際半導(dǎo)體協(xié)會(huì)(SEMI)持續(xù)進(jìn)行3DTSV計(jì)劃，邀集惠普(HP)、IBM、英特爾(Intel)、三星(Samsung)、高通(Qualcomm)、臺(tái)積電(TSMC)、聯(lián)電(UMC)、Hynix、Atotech、日月光(ASE)、意法(ST)、三星(Samsung)、美光(Micron)、格羅方德(GlobalFoundries)、NEXX、FRMC等業(yè)界，積極投入3DIC的研發(fā)生產(chǎn)，并建構(gòu)規(guī)格明確的3D產(chǎn)業(yè)鏈生態(tài)。

　　目前3DIC的整合應(yīng)用，仍屬于相同制程、同質(zhì)性晶片(Homogenuous)整合，像是都是DRAM、NANDFlash裸晶，或多核心微處理器。IEK預(yù)期今年(2013)起，采同質(zhì)堆疊的DRAM、NANDFlash等3DIC可望開始進(jìn)入量產(chǎn)。至于要針對(duì)邏輯晶片(Logic)、記憶體晶片(DRAM)、射頻IC(RF)、功率放大器(PA)、光電轉(zhuǎn)換晶片等異質(zhì)性整合，則因?yàn)楣?、封裝材料系數(shù)等技術(shù)問題的限制尚待克服。

　　2.5D中介技術(shù)先行FPGA、GPU/APU搶先導(dǎo)入量產(chǎn)

　　前面提到，3DIC應(yīng)用在異質(zhì)性整合(HetergeneousIntegrated)，將各種不同邏輯制程、操作特性的矽裸晶片堆疊起來，利用TSV(矽鉆孔)技術(shù)進(jìn)行晶片互連，但是將不同制程、不同種類晶片進(jìn)行堆疊時(shí)，功耗與散熱問題將有需要特別處理。

　　若只疊上一顆1V電壓、2W功耗的DRAM晶片，啟動(dòng)電流約兩安培，若上面再疊上一個(gè)2GHz、多核心處理器CPU或圖形處理器(GPU)，動(dòng)輒需要數(shù)十瓦甚至超過百瓦，光啟動(dòng)電流可能高達(dá)幾十安培，幾乎要用到汽車級(jí)用蓄電池才能應(yīng)付，這種晶片對(duì)于設(shè)計(jì)行動(dòng)可攜裝置而言是致命傷;而且在如此有限的密集面積內(nèi)供應(yīng)大電流，對(duì)供電線路的布線設(shè)計(jì)、功率晶片的選擇是技術(shù)挑戰(zhàn)，甚至電流本身就是影響線路效能與穩(wěn)定性的最大干擾源。

　　高頻運(yùn)作的CPU、GPU晶片，通?？赡蜔岬?20度，但DRAM、NANDFlash裸晶超過85°C以上時(shí)，其刷新機(jī)制、儲(chǔ)存耐受度就會(huì)出現(xiàn)異常，若將CPU與DRAM、NANDFlash疊加在一起，CPU的高熱會(huì)影響到DRAM、NANDFlash;另外像光電轉(zhuǎn)換裝置，溫度達(dá)到80°C以上時(shí)運(yùn)作穩(wěn)定度會(huì)大幅降低。還有不同種類的裸晶材料，堆疊在一起時(shí)，得考慮不同熱膨脹系數(shù)所造成封裝機(jī)構(gòu)上的熱應(yīng)力效應(yīng)，甚至過熱時(shí)會(huì)導(dǎo)致堆疊晶片層的變形甚至錫裂。如何妥善安排這些溫度特性不同的晶片堆疊次序，散熱時(shí)不會(huì)相互影響，是相當(dāng)嚴(yán)苛的技術(shù)挑戰(zhàn)。這也就是目前已量產(chǎn)的3DIC，優(yōu)先出現(xiàn)在低功耗的DRAM、NANDFlash等同質(zhì)性堆疊產(chǎn)品的原因。

　　2.5DIC(或2.5DInterposer)技術(shù)最早由封測(cè)廠龍頭日月光(ASE)所提出，后來亦成為半導(dǎo)體業(yè)界遵循的術(shù)語(yǔ)。其方式是讓各種不同制程/工作特性的裸晶，不再相互堆疊，而是采取彼此平行緊密排列，放置在玻璃或矽基材料的Interposer(中介層)上面進(jìn)行連結(jié)，往下再連接到PCB電路板，縮短訊號(hào)的延遲時(shí)間、提升整體系統(tǒng)效能;每個(gè)平行并排的裸晶，可以單獨(dú)測(cè)試后再進(jìn)行并排穿孔、構(gòu)裝，不需經(jīng)過熱/電磁輻射測(cè)試，只要放置在中介板(Interposer)封裝后再經(jīng)過一次整體整合測(cè)試即可。若進(jìn)行3DIC堆疊時(shí)，必須再針對(duì)堆疊中的每一層進(jìn)行熱/電磁測(cè)試;其中一個(gè)裸晶有問題，整個(gè)3DIC堆疊裝置就得報(bào)銷。

　　2.5DIC被半導(dǎo)體產(chǎn)業(yè)視為過渡到未來3DIC的中介技術(shù)，除了借助Interposer來扮演晶片之間的溝通橋梁之外，在裸晶與Interposer的組合與材料特性、熱應(yīng)力等問題也必須加以留意。相較于3DIC，2.5DIC技術(shù)瓶頸較低，所使用的矽中介層電路板(SIInterposer)，一般不需要像處理器晶片那樣使用到40nm甚至28nm先進(jìn)制程，制造成本得以降低。

　　以Xilinx2.5D的FPGA處理器晶片為例，28/40nm的FPGA裸晶片并排后，安置于65nm的矽中介板，比起以往用40nm甚至28nm的SOC制程總成本還要低廉。因此，2.5DIC的應(yīng)用領(lǐng)域并不局限于記憶體晶片，F(xiàn)PGA、CPU、GPU等高性能、高整合度的邏輯運(yùn)算晶片，已經(jīng)開始應(yīng)用2.5DInterposer技術(shù)。

　　2.5D/3DIC的殺手級(jí)應(yīng)用

　　將2.5DIC概念發(fā)揮并導(dǎo)入量產(chǎn)的半導(dǎo)體業(yè)者，以可程式邏輯閘陣列(FPGA)大廠賽靈思(Xilinx)與Altera為代表。兩家均采用臺(tái)積電的CoWos(ChiponWaferonSubstrate)的2.5DIC技術(shù)。像Xilinx的Virtex-72000TFPGA晶片，以28nm裸晶緊密并排，裸晶底下微凸塊連接到一個(gè)65nm制程的矽中介板(Siinterposer)后，以矽鉆孔(TSV)技術(shù)連接到錫球，再透過錫球連接到下方的PCB板。

　　另外，在IBMPower8處理器、英特爾(Intel)的第四代Corei處理器(Haswell)所搭配的IntelIrisPro5200(GT3e)圖形晶片，以及拿下SONYPlaySation4游戲機(jī)訂單的超微(AMD)半訂制化的八核心APU，也會(huì)使用到2.5DIC封裝技術(shù)。

　　至于3DIC部份，除了同質(zhì)性堆疊的DRAM晶片(WideI/O)、NANDFlash晶片已經(jīng)使用以外，Altera最近公布下一代20nmFPGA產(chǎn)品，將使用臺(tái)積電下一代20nm制程加上3DIC異質(zhì)性整合推疊技術(shù)，整合兩組以上FPGA裸晶、ARM多核心處理器晶片、用戶可訂制HardCopyASIC晶片、精度可調(diào)DSP數(shù)位訊號(hào)處理器、以及多層堆疊的MemoryCube記憶體晶片。

　　臺(tái)灣為全球封測(cè)產(chǎn)業(yè)重鎮(zhèn)，日月光、矽品、力成與南茂等在全球封測(cè)代工市占率高達(dá)56%，也是3DIC產(chǎn)業(yè)鏈中的最后一哩關(guān)鍵。日月光(ASE)采用SEMI規(guī)范平臺(tái)的3DS-IC標(biāo)準(zhǔn)，并與DesignHouse、Foundry積極合作，完成DietoDie、DietoSiP疊合互連規(guī)范，及3D堆疊、計(jì)量與封裝信賴度確認(rèn);在Foundry、Memoryhouse與封測(cè)廠之間3D載板、夾具、握持程序，以及參與TSV晶圓、JEDECJC-11WideI/O記憶體堆疊方式，與3DQA品保等的相關(guān)規(guī)范。

　　另外，臺(tái)積電也推出2.5D/3DIC結(jié)構(gòu)的CoWoS(ChiponWaferonSubstrate)整合生產(chǎn)技術(shù)，提供包含TSV/3D、各種凸塊材料的植球技術(shù)、矽中介層(Si-Interposer)以及各種次系統(tǒng)整合等一站式購(gòu)足服務(wù)。同時(shí)持續(xù)投資2.5D/3DIC技術(shù)，加速EDA、IP、測(cè)試、設(shè)備、矽晶圓供應(yīng)商與封裝廠整個(gè)產(chǎn)業(yè)鏈導(dǎo)入速度。聯(lián)電則與下游封測(cè)廠尋開放產(chǎn)業(yè)模式(OpenEcosystemModel)發(fā)展3DIC技術(shù)。

　　工研院IEK指出，3DIC技術(shù)在2010前就已導(dǎo)入NANDFlash與DRAM等記憶體儲(chǔ)存晶片，從2010年以后，更導(dǎo)入CIS(CMOS影像感測(cè)器)、MEMS(微機(jī)電)元件的量產(chǎn)，還有功率放大晶片(PA)、LED照明晶片的封裝、光電轉(zhuǎn)換元件的封裝等應(yīng)用。2013年預(yù)計(jì)同質(zhì)性多層堆疊的MemoryCube、WideI/ODRAM即將量產(chǎn);而整合多核CPU、FPGA、ASIC、記憶體、光電元件的異質(zhì)性3DIC(Heterogeneous3DIC)，預(yù)期2014~2015年間將會(huì)導(dǎo)入實(shí)際量產(chǎn)階段。