FPGA的機(jī)載合成孔徑雷達(dá)數(shù)字信號處理機(jī)接口板卡的

3.2 Link口傳輸協(xié)議的實現(xiàn)

Link口的數(shù)據(jù)傳輸是在同步時鐘線(LxCLK)與應(yīng)答線(LxACK)相互握手的情況下同步傳輸?shù)囊粋€傳輸字為32bit,Link口以4bit為單位進(jìn)行傳輸在LxCLK上升沿,發(fā)送端會發(fā)送一個新的4bit數(shù)據(jù),在LxCLK的下降沿,接收方鎖存數(shù)據(jù)線上的數(shù)據(jù)8個4bit數(shù)據(jù)發(fā)送完畢后,如果接收方準(zhǔn)備好接收下一個字,則將LxACK置1發(fā)送方在每次發(fā)送新字的第一個4bit時對LxACK采樣,如果LxACK為0,表明接收方?jīng)]有準(zhǔn)備好,則發(fā)送方保持LxCLK為高電平,且數(shù)據(jù)線上保持當(dāng)前的4bit數(shù)據(jù),直到接收方將LxACK置1,發(fā)送方才將 LxCLK下拉,并繼續(xù)發(fā)送新的數(shù)據(jù)當(dāng)發(fā)送方緩存為空時,表明沒有數(shù)據(jù)需要發(fā)送,則LxCLK保持為低電平接口板利用VHDL語言實現(xiàn)了Link口傳輸協(xié)議下面給出了關(guān)鍵的程序片斷:

ChangeStateMode process NibleCount empty LxACK PresentState empty
begin
case PresentState is
when SendACK =>
if LxACK=＇1＇ and empty=＇0＇ then
NextState=Send
else NextState=SendACK
end if
when Send =>
if NibleCount/= 3 or NibleCount=3 and empty=＇0＇and LxAck=＇1＇ then
NextState=Send
else NextState=SendACK
end if
end case
end process changestatemode

4 應(yīng)用和結(jié)論

目前該接口板已經(jīng)完成了電路設(shè)計軟件仿真和制板,并應(yīng)用到某機(jī)載合成孔徑雷達(dá)數(shù)字信號處理機(jī)中接口板卡位于信號處理機(jī)的前端,通過CPCI機(jī)箱的前面板接口,采用一塊PMC子板實現(xiàn)系統(tǒng)采用了圖1所示的體系結(jié)構(gòu),鎖存器選用TI公司的SN74LVT16374,時鐘驅(qū)動芯片選用IDT公司的IDT49FCT3805APY,FIFO選用IDT公司的IDT72V36110,PCI接口芯片選用PLX9052,FPGA選用Altera公司的EP1K100FC256-1經(jīng)過實驗室階段和外廠試驗,接口板都工作正常,達(dá)到了設(shè)計要求