基于FPGA的FIR濾波器的性能研究
加入技術(shù)交流群
2 基于FPGA的FIR數(shù)字帶通濾波器的系統(tǒng)測試
2．1 階數(shù)對FIR數(shù)字濾波器的性能影響
采用EP2C8Q208C8N這款FPGA，邏輯資源數(shù)為8 256，能做到的FIR帶通濾波器的最高階數(shù)為310階，AD轉(zhuǎn)換芯片是采用8位模擬數(shù)字轉(zhuǎn)換芯片、采樣速率高達40 MSPS的TLC5540，基準(zhǔn)電壓選5 V，DA轉(zhuǎn)換芯片是采用10位轉(zhuǎn)換速率為165 MSPS的DAC9000。對FIR帶通濾波器的實際輸
出進行采樣，再將采樣的幅值和頻率值導(dǎo)入MATLAB，得到的幅頻特性曲線如圖6所示。本文引用地址：http://butianyuan.cn/article/191003.htm
階數(shù)越高，其通頻帶越小，衰減特性也越尖銳，越接近我們需要設(shè)計的FIR帶通濾波器，但不足之處就是耗費資源，其資源利用情況如表1所示。
2．2 不均勻采樣數(shù)據(jù)對FIR數(shù)字濾波器的性能影響
不均勻采樣，就是在幅度衰減劇烈的頻率附近多選取數(shù)據(jù)采樣點，而在其它幅度變化不劇烈的頻段少選取采樣點。在保持FIR濾波器階數(shù)不變的前提下，改變每組采樣數(shù)據(jù)的采樣點個數(shù)，每組采樣數(shù)據(jù)均采用不均勻采樣，可以得到不同的頻率向量f與幅度向量a，利用函數(shù)fir2()就可以得到不同的FIR濾波器特性系數(shù)。再將系數(shù)導(dǎo)入IP核，對產(chǎn)生的FIR帶通濾波器的實際輸出進行采樣，再將采樣的幅值和頻率值導(dǎo)入MATLAB，得出的幅頻特性曲線如圖7所示。
知道采樣數(shù)據(jù)的多少對FPGA的資源利用率無多大影響，但是會影響FIR帶通輸出波形的抖動，采樣數(shù)據(jù)越密集，越能得出我們需要的幅頻特性圖。
3 結(jié)論
以上實驗表明，在FPGA上用FIR IP Core實現(xiàn)FIR數(shù)字濾波器是一種很簡潔有效的方法。如果FPGA資源比較大時，我們盡量選取高階的FIR濾波器，這樣能實現(xiàn)較好的濾波器性能；如果FPGA資源有限時，我們只能盡可能的選稍微高階的濾波器，但是可以通過細(xì)化采樣數(shù)據(jù)來達到較好的性能。
評論