采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

引言

在全球競爭和經(jīng)濟因素環(huán)境下，當今高技術(shù)產(chǎn)品利潤和銷售在不斷下滑，工程設(shè)計團隊在向市場推出低成本產(chǎn)品方面承受了很大的壓力。新產(chǎn)品研發(fā)面臨兩種不同的系統(tǒng)挑戰(zhàn)：利用最新的技術(shù)和功能開發(fā)全新的產(chǎn)品，或者采用市場上已有的解決方案，以降低開發(fā)成本。

在當今對成本和功耗都非常敏感的“綠色”環(huán)境下，對于高技術(shù)企業(yè)，第一種挑戰(zhàn)意味著開發(fā)全新的產(chǎn)品，其功能是獨一無二的，具有較低的價格以及較低的功耗。對于第二種挑戰(zhàn)，通常通過降低產(chǎn)品原材料 (BOM)中元器件的成本來降低現(xiàn)有成功產(chǎn)品的成本。設(shè)計團隊的另一選擇是重新設(shè)計產(chǎn)品，不是針對新功能，而是要大幅度的降低成本。

在目前的全球經(jīng)濟形勢下，這些系統(tǒng)挑戰(zhàn)都與第三種挑戰(zhàn)有關(guān)：以更少的人員、更低的預(yù)算，在更短的時間內(nèi)完成低成本新產(chǎn)品的研發(fā)。

本白皮書旨在提出一種設(shè)計理念，以解決產(chǎn)品開發(fā)面臨的這三種挑戰(zhàn)，同時降低產(chǎn)品在生命周期中的總成本。這一設(shè)計理念基于低成本、低功FPGA。雖然大家都知道 FPGA能夠縮短新產(chǎn)品開發(fā)的面市時間，但是，很少有人知道 FPGA還降低了產(chǎn)品整個生命周期中的總體擁有成本 (TCO)。設(shè)計工程師借助這一基于 FPGA的設(shè)計理念，能夠：

■輕松快捷的在產(chǎn)品中增加新功能，同時降低總功耗。
■降低現(xiàn)有產(chǎn)品的成本，而基本不改變產(chǎn)品功能。
■降低產(chǎn)品的 TCO
Cyclone IV FPGA

Altera的 Cyclone. IV FPGA是成本最低、功耗最低并集成了收發(fā)器的器件，降低了系統(tǒng)總成本，即：

系統(tǒng)總成本 = BOM成本 + 電路板成本 + TCO

Cyclone IV系列有兩種不同的型號：邏輯 “E”型和片內(nèi)收發(fā)器 I/O速率高達 3.125 Gbps的“GX”型。這些高速收發(fā)器支持多種串行 I/O協(xié)議，例如千兆以太網(wǎng) (GbE)、 PCI Express (PCIe)、 CPRI、 XAUI、 3G三速 SDI、 Serial RapidIO.、 SATA、 DisplayPort、 V-by-One等，這些協(xié)議已從前沿應(yīng)用轉(zhuǎn)變?yōu)橹髁鲬?yīng)用。 Cyclone IV GX FPGA還含有嵌入式 PCIe硬核IP模塊(圖1)，它不占用任何 FPGA邏輯，設(shè)計工程師使用它時能夠比任何其他競爭 FPGA體系結(jié)構(gòu)支持更多的功能。

Altera公司采用業(yè)界成本最低、功耗最低的 FPGA降低系統(tǒng)總成本

對于 Cyclone IV GX FPGA， Altera設(shè)計盡可能小的收發(fā)器 I/O，以降低成本和功耗，而實現(xiàn)的方式是從幾個片內(nèi)鎖相環(huán) (PLL)中提供多路時鐘資源。由于主流應(yīng)用要求降低產(chǎn)品成本，還要使用方便，因此，降低 Cyclone IV GX FPGA中收發(fā)器 I/O的成本和功耗非常重要，而且是必須的。Altera發(fā)揮其關(guān)鍵技術(shù)優(yōu)勢，實現(xiàn)了這一點，成功設(shè)計并發(fā)售基于收發(fā)器的 FPGA。 如圖3所示，采用多種器件體系結(jié)構(gòu)， Altera已經(jīng)向市場推出了 8種不同的產(chǎn)品系列，這些都是由公司自己的設(shè)計團隊設(shè)計開發(fā)的。

圖3. Altera收發(fā)器專業(yè)技術(shù)


采用業(yè)界成本最低、功耗最低的 FPGA降低系統(tǒng)總成本
Altera公司

■
支持視頻新標準
■
提高圖像分辨率
■
顏色從 10位過渡到 12位
■
刷新頻率提高到 240 Hz
■
保持或者降低功耗和散熱
如果保持調(diào)諧器和顯示屏電路板之間的并行 I/O 體系結(jié)構(gòu)，增加這些功能需要的帶寬高達 36路 LVDS I/O。