新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 市場(chǎng)分析 > 這些年,英特爾、三星、臺(tái)積電在制程上的恩恩怨怨

這些年,英特爾、三星、臺(tái)積電在制程上的恩恩怨怨

作者: 時(shí)間:2016-02-15 來源:pconline 收藏
編者按:目前半導(dǎo)體工業(yè)恐懼的事實(shí):CPU的制程極限是1nm,當(dāng)線寬大概在1nm量級(jí)的時(shí)候,電子無法用經(jīng)典圖像描述,此時(shí),CPU必須放棄使用硅做半導(dǎo)體了,那個(gè)時(shí)候還繼續(xù)進(jìn)行制程大戰(zhàn)嗎?

  制程工藝的極限在哪里?

本文引用地址:http://butianyuan.cn/article/201602/286922.htm

  我們知道,目前最先進(jìn)的制程就是14nm。隨著半導(dǎo)體工業(yè)追求的制程越來越先進(jìn),量級(jí)遲早會(huì)步入量子級(jí)別的,到時(shí)會(huì)出現(xiàn)量子效應(yīng),導(dǎo)致原子之間的相互影響。所謂的電路就不是單純的電路了,其工作原理和常規(guī)物理電路完全不同,其中“量子遂穿”效應(yīng)就是其中之一。



  硅遲早迎來末日?

  



  碳納米管結(jié)構(gòu)示意圖:?jiǎn)蝹€(gè)原子層卷起形成,相當(dāng)于人類頭發(fā)寬度的千分之一

  事實(shí)上,硅的替代材料還有多種,如IBM致力研究的碳納米管等。



  HBM技術(shù)會(huì)用到CPU嗎?

  此外也可以另辟蹊徑,在使用現(xiàn)有工藝的情況下來提高單位面積下晶體管的集成數(shù)量。比如2.5D、3D堆疊等方案,目前在SSD 3D NAND、HBM顯存等已有成功應(yīng)用。不過,發(fā)熱問題得要好好想想。在未來甚至還可能有光子計(jì)算、量子計(jì)算、DNA計(jì)算等顛覆摩爾定律的超級(jí)計(jì)算機(jī)出現(xiàn)。

  也許這種高技術(shù)離我們很遠(yuǎn),我們不需要擔(dān)心,因?yàn)橛腥艘呀?jīng)幫我們擔(dān)心、幫我們摸索解決這個(gè)擔(dān)心的辦法。希望如此。


上一頁(yè) 1 2 3 4 5 6 下一頁(yè)

關(guān)鍵詞: 英特爾 三星 臺(tái)積電

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉