新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于IP核的數(shù)字電路綜合實(shí)驗(yàn)

基于IP核的數(shù)字電路綜合實(shí)驗(yàn)

作者: 時(shí)間:2017-06-05 來源:網(wǎng)絡(luò) 收藏

目前IP core以及IP core的運(yùn)用是行業(yè)技術(shù)發(fā)展的一大趨勢。對技術(shù)實(shí)驗(yàn)教學(xué)中的IP core的綜合運(yùn)用進(jìn)行了探討。所給出的例子都是利用Xilinx的ISE軟件,在其FPGA(SPARTAN3A and SPARTAN3AN系列)芯片上實(shí)現(xiàn)了的。文中所討論的基本要點(diǎn),對初學(xué)者如何理解設(shè)計(jì)重用和運(yùn)用IP core來進(jìn)行綜合型實(shí)驗(yàn)設(shè)計(jì)是有所幫助的。

基于IPCore的數(shù)字電路.pdf

本文引用地址:http://butianyuan.cn/article/201706/348879.htm


關(guān)鍵詞: IP核 綜合實(shí)驗(yàn) EDA

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉