美國這兩天又搞EDA斷供，到底斷供了什么？

規(guī)定生效時間為8月15日。這項(xiàng)出口限制規(guī)定并未特別指明針對中國，不過很顯然對美國競爭對手之外的國家和地區(qū)半導(dǎo)體技術(shù)發(fā)展起到了持續(xù)的抑制作用，是此前出口限制規(guī)定的進(jìn)一步擴(kuò)展。

4項(xiàng)技術(shù)中比較惹人注目的是其中“特別針對GAAFET晶體管結(jié)構(gòu)的ECAD軟件”。BIS發(fā)布新聞稿中明確提到，ECAD是用于設(shè)計(jì)、分析、優(yōu)化和驗(yàn)證集成電路或印刷電路板性能的軟件工具；而GAAFET技術(shù)則是未來半導(dǎo)體尖端制造工藝向3nm及更先進(jìn)節(jié)點(diǎn)邁進(jìn)的基礎(chǔ)。這里的ECAD基本可以窄化為我們常說的EDA工具。

但部分公眾號和國內(nèi)媒體單純將這一事件解讀為“斷供EDA”，甚至將范圍指向全部EDA工具是片面、錯誤的。規(guī)定全文參見：Implementation of Certain 2021 Wassenaar Arrangement Decisions on Four Section 1758 Technologies

主要針對GAAFET晶體管的EDA工具做出出口限制，對中國和更多國家地區(qū)會有什么樣的影響呢？

GAAFET代表了半導(dǎo)體的未來

我們在此前的文章中多番解讀過預(yù)計(jì)明年就會大規(guī)模上市的3nm工藝——其中三星（Samsung Foundry）將在3nm這代工藝節(jié)點(diǎn)上采用GAAFET結(jié)構(gòu)的晶體管。

晶體管結(jié)構(gòu)隨著半導(dǎo)體制造工藝的進(jìn)步，也經(jīng)過了多次迭代。20nm工藝以前，平面結(jié)構(gòu)的Planar FET晶體管占據(jù)半導(dǎo)體制造技術(shù)的主流。但節(jié)點(diǎn)發(fā)展到20nm工藝之際，因?yàn)榫w管越來越小，短溝道效應(yīng)開始凸顯，也就無法進(jìn)行有效的靜電控制。

來源：Lam Research

所以FinFET結(jié)構(gòu)晶體管出現(xiàn)了，“Fin”（鰭）伸了出來，如上圖所示。這種結(jié)構(gòu)有效增大了溝道接觸面積。只要把Fin做得更高，就能達(dá)成更寬的有效寬度來提升輸出電流。

但在時代進(jìn)入到3nm節(jié)點(diǎn)前后，F(xiàn)inFET結(jié)構(gòu)也開始暴露出問題。首先是隨著gate length的進(jìn)一步變短，F(xiàn)inFET結(jié)構(gòu)也很難再提供有效的靜電控制。與此同時，要把單元（cell）結(jié)構(gòu)進(jìn)一步縮小，F(xiàn)in的數(shù)量也要減，問題就變得更大了。

說到底都是在晶體管持續(xù)變小的過程里，性能越來越難以保證。于是GAAFET結(jié)構(gòu)出現(xiàn)：相當(dāng)于把原來FinFET的Fin水平橫置出來，以前叫做Fin，掉個方向就叫nanosheet（所以GAAFET也叫nanosheet FET）。由于nanosheet被gate（柵極）四面環(huán)抱，所以就叫g(shù)ate-all-around FET（GAAFET），接觸面積自然也就更大了。

來源：三星 via WikiChip

三星準(zhǔn)備在很快要大規(guī)模量產(chǎn)的3nm工藝上采用GAAFET結(jié)構(gòu)晶體管；而臺積電和Intel對于這種結(jié)構(gòu)的采用會推遲到2nm——這兩家都認(rèn)為FinFET在3nm節(jié)點(diǎn)上仍有性能挖掘的潛力。從臺積電的計(jì)劃表來看，2nm GAAFET晶體管的大規(guī)模量產(chǎn)大約是在2025年末。所以GAAFET可說是尖端制造工藝的未來。

哪些芯片會受到影響

對于芯片設(shè)計(jì)企業(yè)而言，如果要用上GAAFET晶體管，自然也就需要對應(yīng)的EDA工具來協(xié)助芯片設(shè)計(jì)——畢竟晶體管都那么小了，總不至于每個晶體管、布局布線都手動完成吧。而EDA技術(shù)的核心暫時掌握在美國的幾個主要企業(yè)（Synopsys、Cadence、西門子EDA）手里。

臺積電、三星之類的foundry廠自然也會第一時間與美國的三大家EDA企業(yè)聯(lián)手，面向芯片設(shè)計(jì)客戶推EDA工具。過去一年我們就聽到了不少類似的新聞。

那么美國商務(wù)部BIS宣布對這一類EDA工具做出口限制，自然對于其他國家需要用到GAAFET晶體管來實(shí)施芯片方案的芯片設(shè)計(jì)企業(yè)，造成了很大的影響。那么近未來究竟哪些芯片會率先應(yīng)用GAAFET結(jié)構(gòu)的晶體管呢？

通常尖端制造工藝的成本非常高，所以需要巨大的量來攤薄制造和設(shè)計(jì)成本。像臺積電這樣的企業(yè)，2022年的CapEx成本投入預(yù)計(jì)就要達(dá)到440億美元——而且其2nm GAAFET工藝在這其中暫時還只占到很小一部分，未來幾年GAAFET晶體管制造技術(shù)的持續(xù)投入只會讓這個數(shù)字更夸張。

所以短期內(nèi)用得起GAAFET晶體管的只會是那些量非常大的芯片，比如說PC與手機(jī)的CPU、數(shù)據(jù)中心的GPU和AI芯片、還有受眾與應(yīng)用范圍很廣的FPGA大芯片。實(shí)際上，我們認(rèn)為先期GAAFET剛剛大規(guī)模量產(chǎn)之際，汽車大芯片都暫時不大可能應(yīng)用這種先進(jìn)的晶體管，而至少需要等成本的下降。

現(xiàn)階段有能力造GAAFET晶體管的foundry廠暫時就只有三星、臺積電和Intel。有關(guān)三星3nm GAAFET工藝技術(shù)，我們此前做過多次分析。預(yù)計(jì)三星的這一代工藝在性能表現(xiàn)上不會比臺積電3nm FinFET工藝強(qiáng)。

那么實(shí)則就短期來看（或者至少2026年以前），美國商務(wù)部BIS的這項(xiàng)暫行規(guī)定暫時不會表現(xiàn)出多大的威力。但基于芯片設(shè)計(jì)12-18個月的周期，未來1-2年內(nèi)該出口限制規(guī)定就會事實(shí)上造成持續(xù)的影響。

在國際局勢和大環(huán)境如此多變的現(xiàn)實(shí)世界里，這項(xiàng)新規(guī)至少造成了行業(yè)更大的不確定性。

區(qū)域化趨勢的持續(xù)與擴(kuò)散

實(shí)際早在本月月初，國外媒體就報(bào)道過拜登政府可能將實(shí)施一項(xiàng)新的出口禁令，針對尖端芯片制造工藝的EDA軟件工具。所以這次的新規(guī)出現(xiàn)并不讓人感覺意外。雖然當(dāng)時美國商務(wù)部和白宮并未對此作出回應(yīng)，而且這項(xiàng)新規(guī)也并未提到指向中國，但中美雙方的對抗局勢并不是近期才形成的。

美國針對芯片制造工具的出口限制也已經(jīng)不是第一次了，不僅是EDA，諸如更上游的裝備、材料等均有類似的情況發(fā)生。這樣的規(guī)定對中國當(dāng)然是個壞消息，畢竟對尖端技術(shù)做出技術(shù)封鎖，中短期內(nèi)針對某一國家或地區(qū)產(chǎn)生的影響會是深遠(yuǎn)的，尤其GAAFET晶體管涉及到了摩爾定律的持續(xù)邁進(jìn)。長期來看，以中國為代表的國家地區(qū)也必然尋求技術(shù)突破來對抗這樣不合理的霸道規(guī)則。

而這樣的技術(shù)封鎖也會造成半導(dǎo)體行業(yè)現(xiàn)如今區(qū)域化（Regionalization/Localization）趨勢的進(jìn)一步加深。原本作為一個全球化、需要全球協(xié)作的產(chǎn)業(yè)，當(dāng)前正因?yàn)楦鞣綘幎嗽斐煞慈蚧F(xiàn)狀。不僅是中國，韓國、日本、歐洲等地市場環(huán)境的這一趨勢也正愈演愈烈。更自主地掌握更全面的技術(shù)，似乎已經(jīng)成為全行業(yè)的一大議題。