模擬BIST的四項基本原則

　　圖1，PLL BIST使用PLL的輸入基準時鐘沿，采樣PLL的輸出 (a)。一個基準通過一根可調(diào)延遲線，為一個鎖存器提供時鐘，鎖存器完成采樣工作。鎖存器的輸出計數(shù)1000個時鐘周期，然后延遲遞增。這個動作不斷重復，直到鎖存器獲得了累積分布函數(shù) (b)。

　　這兩種技術(shù)表示了時間測量的一個重要原則：控制一個信號被采樣的時間時，要么是一個來自可調(diào)延遲的恒定時間偏移，要么是來自一個可調(diào)振蕩器的恒定頻率偏移，如PLL。在實現(xiàn)納米CMOS時，低抖動延遲越來越困難，但低抖動頻率偏移卻越來越容易實現(xiàn)。

3.3 原則三

　　模擬BIST的另一個原則通過減去系統(tǒng)誤差來提高精度。例如，當測量電壓時，必須消除任何比較器或運算放大器的偏移電壓。如果這些電路有可忽略的偏移，則必須測量該偏移，以驗證它確實是可忽略的;否則，就必須減去它的值。比較簡單的方法是假設(shè)該偏移較大，將其減掉。當測量延遲時，必須從輸出的延遲中，減去待測電路輸入端的測試接入路徑延遲，以確保消除了接入路徑的延遲。ATE通常采用乘法和減法，做模擬自校準，但這種運算需要太多電路，對BIST并不經(jīng)濟。當系統(tǒng)誤差上下起伏時，可能會出現(xiàn)低頻效應，如由于電力線噪聲而使偏移以50 Hz或60 Hz變化。

　　通過增加采樣來計算均值，可以提高精度。一個信號或測量電路中的隨機噪聲限制了對任何信號特性測量的可重復性。當在一次測量中包含了更多的采樣時，就改善了測量的變動與可重復性。模擬測量電路實現(xiàn)均化的方法一般是用低通濾波，或用一個電容做電荷積分。

　　可以在模擬BIST的數(shù)字電路中使用全加法器，但很多情況下，用二進制計數(shù)器可以更高效地實現(xiàn)均化。用簡單的均化或減法都無法抑制掉非隨機的噪聲，例如來自鄰近同步邏輯或60 Hz電力線的干擾。不過，可以通過與干擾的同步采樣，或?qū)Ω蓴_頻率作整數(shù)周期的積分，從而降低其影響。

　　為獲得成本效益，BIST電路必須有高于待測電路的成品率。對于數(shù)字BIST的情況，這種要求只是意味著其面積必須小于待測電路面積。然而對于模擬BIST，這一原則還意味著BIST必須在不影響成品率情況下，實現(xiàn)所需要的線性度、噪聲以及帶寬。在一項研究中，一個測試芯片上只有70%的小型模擬BIST電路可以實現(xiàn)所需要的測量精度。該BIST的成品率對SoC(系統(tǒng)單芯片)的影響等同于電路占整個SoC的30%情況。

　　使BIST的成品率高于待測模擬電路的最佳方式是盡可能減少BIST中的模擬電路數(shù)量，即使其數(shù)字化。通過在多個功能之間共享一個BIST電路，可以減少與BIST電路有關(guān)的面積。數(shù)字BIST可以很容易實現(xiàn)這一任務，但模擬BIST則相反，因為需要測試的功能之間存在差異性。這就是MadBIST建立的原因，這種方法由MF Ton er和Gordon W Roberts共同開發(fā)。采用MadBIST時，一只DSP首先測試一只ADC然后才是DAC。MadBIST、ADC和DAC，然后再測試其它模擬電路。

　　采用共享分析塊有一個問題，即將感興趣的模擬信號傳送給分析塊。完成這個工作一般采用模擬總線，但它們會帶來負載、噪聲和非線性，并且會減小帶寬。一種替代方法是在本地將信號轉(zhuǎn)換為某種數(shù)字表述，然后采用一個數(shù)字總線。

　　模擬BIST必須能夠采用基于規(guī)范的結(jié)構(gòu)化測試。換句話說，所做激勵與響應分析的結(jié)果，必須能與模擬電路的功能規(guī)范作校對，但它們也必須面向制造缺陷，幫助做診斷，并盡可能減少測試時間。面向缺陷的測試有助于完成這個任務，但一般不會嘗試使用仿功能測試。飛利浦(現(xiàn)在的恩智浦公司)在1995年首先在基于規(guī)范的傳統(tǒng)模擬測試與面向缺陷的測試之間做了一個公開的行業(yè)對比。結(jié)論是：當設(shè)計規(guī)范有更大的裕度，并且過程得到良好的控制時，面向缺陷的測試能對相近的缺陷覆蓋實現(xiàn)更快的測試。另一方面，基于規(guī)范的測試對保持測試覆蓋和成品率都是必要的。

　　數(shù)字BIST天然地就采用一種仿功能的激勵，因為幾乎任何1和0的模式都能表示功能模式下的輸入信號，包括偽隨機數(shù)據(jù)。而為模擬電路提供一種仿功能激勵則可能復雜得多。偽隨機噪聲是一個誘人的模擬激勵，它能處理很多潛在的缺陷，并且易于生成。一只電阻和一只電容就可以對數(shù)字BIST中的LFSR輸出做濾波，產(chǎn)生一個模擬波形。乘法器和加法器可以將待測模擬電路的響應與其偽隨機輸入做交叉關(guān)聯(lián)。

　　另外一種更容易實現(xiàn)的方案是，將電路輸出端連接到輸入端，必要時增加增益或反相，從而將電路重新配置為一個振蕩器，并測量其振蕩頻率。這種技術(shù)具有面積效率。不幸的是，這兩種方案都被證明難以使用，因為測量對于噪聲和非線性都太不敏感，而診斷也不實用。

　　ATE廣泛采用一種線性斜坡與單音正弦波作為測試激勵，從而有效地測試ADC和DAC的線性度，并作診斷輔助。在片上產(chǎn)生一個純斜坡或正弦波的最強大方式是在一個循環(huán)移位寄存器中存儲一個周期性的sigma-delta碼流，不過這種方案可能需要數(shù)千個邏輯門，外加模擬濾波。所幸的是，一個激勵塊可能就足以應付一片SoC中的所有模擬功能，并且可以有效地將串行數(shù)字碼流送給芯片的各個區(qū)域。

　　激勵生成的最簡單而有用的信號是一個數(shù)字方波，可以用它去測量一個步長，或一個脈沖響應。令人驚訝的是，對于一個用于生成波形的采樣比較器來說，精確DC電壓是一種困難的激勵或基準，除非求助于需要更多自測的模擬技術(shù)。對一個占空比可編程的數(shù)字波形做低通濾波，可以產(chǎn)生一個基本上是DC的波形，其平均電壓取決于占空比，并且在高開關(guān)降低開關(guān)頻率，就降低了DC電壓對這種不匹配的敏感度，但增加了DC電壓的峰峰變動。在模擬功能中(如穩(wěn)壓器)，增加有源低通濾波就可以減少這種噪聲。但采用這種方案的模擬BIST必須對濾波做測試。更適合于BIST的是在“高速模擬電路測試與驗證研討會”上剛剛演示的一種技術(shù)。