新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 臺積電反擊Intel:不要用老數據侮辱我

臺積電反擊Intel:不要用老數據侮辱我

作者: 時間:2014-02-10 來源:驅動之家 收藏

  如何在移動處理器市場立足?他們最大的籌碼還是自己的半導體工藝技術,更先進的工藝可以帶來更強的性能、更低的功耗。此前表示,他們的制程工藝領先對手三年半,雖然沒有指名道姓,但是誰都知道說的就是。如今也要反擊了,指責之前所用的工藝數據圖是過時的數據,臺積電的工藝并不比Intel差多少。

本文引用地址:http://butianyuan.cn/article/221311.htm

  在日前的一次會議上,臺積電創(chuàng)始人兼董事長張忠謀表示,通常他們不會評論其他公司的技術,但是Intel之前的宣傳有誤,因此他不得不讓臺積電副總MarkLiu作出解釋。

臺積電反擊Intel:不要用老數據侮辱我

  臺積電反擊Intel:不要用老數據侮辱我

  如圖所示,橫坐標是工藝節(jié)點,靠前的數字如32nm、22nm、14nmFF是Intel的制程工藝,而28、20、16FF是臺積電的制程工藝。縱坐標是邏輯電路的核心面積,其中藍色曲線是Intel制程工藝與面積的走勢圖,灰色的是Intel之前PPT上的臺積電的走勢,但是臺積電指出,Intel引用的資料是錯誤的,已經過時了,紅色曲線才是臺積電真正的走勢圖,Intel的資料夸大了二者之間的差距。

  按照規(guī)劃,臺積電今年會量產20nm工藝,但是20nm不會持續(xù)很久,一年后的2015年臺積電就會上馬16nmFinFET工藝,因為16nm與20nm工藝是后端兼容的,而FinFET鰭式晶體管(Intel的說法是3D晶體管)可以大幅改善電路性能,核心面積也能縮小15%。MarkLiu表示他們的16nm工藝是晶體管密度最大的制程工藝。

  臺積電也不得不承認的是在16nmFF工藝之前,Intel確實有工藝優(yōu)勢,不過差距在縮小,16nmFF工藝只落后Intel一點,而到了10nm節(jié)點臺積電會啟用第三代FinFET工藝,該技術能帶來業(yè)界領先的性能與晶體管密度。



關鍵詞: 臺積電 Intel

評論


相關推薦

技術專區(qū)

關閉