VHDL設(shè)計(jì)中信號(hào)與變量問(wèn)題的研究

　　在VHDL程序設(shè)計(jì)中，可以充分利用信號(hào)或變量的系統(tǒng)默認(rèn)值，來(lái)靈活實(shí)現(xiàn)設(shè)計(jì)目標(biāo)。本文從應(yīng)用的角度舉例說(shuō)明了VHDL設(shè)計(jì)中信號(hào)與變量的區(qū)別，以及正確的使用方法，并介紹了為信號(hào)或變量賦予初始值的技巧。

　　概述

　　隨著集成電路技術(shù)的發(fā)展，用傳統(tǒng)的方法進(jìn)行芯片或系統(tǒng)設(shè)計(jì)已不能滿(mǎn)足要求，迫切需要提高設(shè)計(jì)效率，因此能大大降低設(shè)計(jì)難度的VHDL設(shè)計(jì)方法被越來(lái)越廣泛地采用。用VHDL語(yǔ)言設(shè)計(jì)系統(tǒng)的主要方法是：設(shè)計(jì)者根據(jù)VHDL的語(yǔ)法規(guī)則，對(duì)系統(tǒng)目標(biāo)的邏輯行為進(jìn)行描述，然后通過(guò)綜合工具進(jìn)行電路結(jié)構(gòu)的綜合、編譯、優(yōu)化，通過(guò)仿真工具進(jìn)行邏輯功能仿真和系統(tǒng)時(shí)延的仿真，最后把設(shè)計(jì)的程序下載到芯片中，成功地實(shí)現(xiàn)系統(tǒng)功能。

　　在VHDL設(shè)計(jì)中，最常用的數(shù)據(jù)對(duì)象主要有三種：信號(hào)(signal)、變量(variable)和常數(shù)(constant)。信號(hào)是電子電路內(nèi)部硬件連接的抽象。它除了沒(méi)有數(shù)據(jù)流動(dòng)方向說(shuō)明以外，其他性質(zhì)幾乎和“端口”一樣；信號(hào)是一個(gè)全局量，它可以用來(lái)進(jìn)行進(jìn)程之間的通信。變量只能在進(jìn)程語(yǔ)句、函數(shù)語(yǔ)句和過(guò)程語(yǔ)句結(jié)構(gòu)中使用，是一個(gè)局部量。

　　在VHDL語(yǔ)言中，對(duì)信號(hào)賦值是按仿真時(shí)間進(jìn)行的，到了規(guī)定的仿真時(shí)間才進(jìn)行賦值，而變量的賦值是立即發(fā)生的。下面的例子是從賦初值的角度說(shuō)明信號(hào)與變量的這種區(qū)別的。

　　例如用VHDL語(yǔ)言實(shí)現(xiàn)初值為A的十六進(jìn)制的16個(gè)數(shù)的循環(huán)顯示。

　　對(duì)于如此的設(shè)計(jì)要求，如果用變量實(shí)現(xiàn)，則VHDL程序如下。