高準(zhǔn)確度可程控延遲快前沿外觸發(fā)脈沖信號源的設(shè)計(圖)

設(shè)計原理
　　隨著各種高新前沿技術(shù)的迅猛發(fā)展，傳統(tǒng)設(shè)計的固定延遲時間的快前沿脈沖源，已不能滿足需要，常常需要在一定范圍內(nèi)可對延遲時間進行任意設(shè)置。一般講來常規(guī)的設(shè)計有兩種方法。一是將多個具有不同延遲時間的固定延遲脈沖產(chǎn)生電路單元，組合成一個可程控的電路，通過計算機的控制來獲得不同延遲時間的快沿脈沖輸出，但很難達到高準(zhǔn)確度的延遲時間和較好的快沿特性以及較高的脈沖形狀的一致性。主要原因是在多個固定延遲單元電路的接入點處，不管是電子式還是機械式開關(guān)，其接觸電阻都是一個隨機參數(shù)，并且該參數(shù)還受到電路周圍環(huán)境的影響，從而使輸出的脈沖前沿和延遲時間產(chǎn)生較大的隨機誤差，并且很難消除。而且采用這種方法所設(shè)計的電路復(fù)雜、體積也較大。二是制作一個具有較長延遲時間的脈沖產(chǎn)生電路，在電路的不同延遲時間部位處引出具有不同延遲時間的信號，再由計算機根據(jù)用戶的需求，將所需延遲時間的脈沖接入后續(xù)的輸出放大電路，以獲得所需的信號。這種設(shè)計方法仍然存在前一種設(shè)計方法中相同的問題，而且對工藝提出了更高的要求。傳統(tǒng)方法的電路是用分離元件構(gòu)成和傳統(tǒng)工藝制作，要獲得納秒級延遲時間的脈沖是十分困難的。

　　dallas公司的ds1023s可編程延遲線芯片既具有長延遲的快沿脈沖延遲電路的各種性能，又具有與計算機通訊和接受控制的特性，采用這種芯片，可以設(shè)計出高準(zhǔn)確度可程控延遲快沿脈沖信號源。

系統(tǒng)原理及組成
　　本脈沖信號源主要由納秒級延遲脈沖產(chǎn)生放大輸出電路、微秒級延遲脈沖產(chǎn)生放大輸出電路以及系統(tǒng)控制電路三部分組成。納秒級延遲脈沖產(chǎn)生放大輸出電路和微秒級延遲脈沖產(chǎn)生放大輸出電路是兩個完全獨立的電路，它們可以同時使用。納秒級和微秒級的延遲時間均可以通過鍵盤進行設(shè)置，并通過各自的顯示器進行顯示。高準(zhǔn)確度可程控延遲快前沿脈沖信號源原理框圖如圖1所示。

　　納秒級延遲脈沖產(chǎn)生放大輸出電路
　　納秒級延遲脈沖產(chǎn)生放大輸出電路由觸發(fā)脈沖整形電路、納秒級參考和延遲脈沖形成電路，以及參考與延遲脈沖輸出放大電路組成。
　　觸發(fā)脈沖整形電路完成對由外觸發(fā)輸入端送入的