LSI邏輯為入門(mén)級(jí)平臺(tái)ASIC解決方案免除掩模費(fèi)用

新加入低成本RapidChip Integrator2 系列的兩款slices為ASIC和FPGA設(shè)計(jì)者提供低風(fēng)險(xiǎn)、低成本的選擇，以幫助他們快速進(jìn)入新興市場(chǎng)；
0掩模費(fèi)、低于$50K的NRE開(kāi)支、100K批量單片價(jià)格僅要6美元，這些優(yōu)勢(shì)提供了最高成本效益的系統(tǒng)解決方案。
LSI近日宣布：RapidChip Integrator2 平臺(tái)ASIC系列中再添兩款slices，為ASIC和FPGA設(shè)計(jì)者提供大批量應(yīng)用的低風(fēng)險(xiǎn)、低成本解決方案。新款RapidChip slices無(wú)需掩模費(fèi)、NRE開(kāi)支低于50K、100K美元批量單片價(jià)格僅要6美元，提供了用于工業(yè)、國(guó)防、高端消費(fèi)電子產(chǎn)品等領(lǐng)域的最高成本效益系統(tǒng)解決方案。

Rich Wawrzyniak, Semico Research公司ASICs、SoCs高級(jí)分析師認(rèn)為新的RapidChip slices為尋求進(jìn)入新興市場(chǎng)的設(shè)計(jì)師提供了極佳的選擇："通過(guò)免除入門(mén)級(jí)平臺(tái)ASIC的掩模費(fèi)用，LSI邏輯使其RapidChip客戶能夠快速地將自己的創(chuàng)新設(shè)計(jì)推向潛在的高速增長(zhǎng)市場(chǎng)，同時(shí)滿足成本和性能等目標(biāo)。"

LSI邏輯目前正在使用一種簡(jiǎn)便的快速設(shè)計(jì)流程，以盡可能低的成本價(jià)格提供新的RapidChip Integrator2 平臺(tái) ASIC slices。在極低的單片價(jià)格及NRE支出外，還免費(fèi)提供LSI邏輯評(píng)估版RapidWorx 工具包和與Synplicity合作開(kāi)發(fā)的Amplify RapidChip物理綜合工具。

"使用新的低成本RapidChip Integrator2 slices，復(fù)雜SoCs設(shè)計(jì)者可以顯著節(jié)約設(shè)計(jì)開(kāi)發(fā)成本。"LSI邏輯RapidChip?市場(chǎng)總監(jiān)、Yousef Khalilollahi說(shuō)，"新slices提供類ASIC的密度、性能和能耗，其價(jià)格水平可以使客戶近乎無(wú)風(fēng)險(xiǎn)地進(jìn)行生產(chǎn)，為他們提供了絕好的機(jī)會(huì)提高行業(yè)內(nèi)市場(chǎng)份額。"

新RapidChip Integrator2 slices也為消費(fèi)電子、工業(yè)市場(chǎng)FPGAs提供一種替代選擇。批量單價(jià)僅為$6，塑料方型扁平式(Plastic Quad Flat Pack, PQFP)封裝比可編程架構(gòu)提供更多門(mén)和內(nèi)存，是此類市場(chǎng)中依賴于低價(jià)量產(chǎn)解決方案開(kāi)發(fā)產(chǎn)品的設(shè)計(jì)師的理想選擇。

RapidChip Integrator2 slices有兩種配置：0.5M門(mén)邏輯、0.9MB嵌入式陣列RAM和0.85M門(mén)邏輯、1.5MB嵌入式陣列RAM。陣列RAM技術(shù)為高吞吐設(shè)計(jì)提供架構(gòu)柔性，包含有由若干雙通道18Kbit內(nèi)存塊（一個(gè)slice中最高達(dá)84塊）。這些內(nèi)存可以簡(jiǎn)單配置為單獨(dú)內(nèi)存或者聯(lián)結(jié)為較大的內(nèi)存。這種陣列方式提供了可配置為shallow/wide或者deep/narrow的內(nèi)存，以滿足設(shè)計(jì)者的需要。

新RapidChip Integrator2 平臺(tái) ASIC slices將在California Anaheim， Anaheim 會(huì)議中心，DAC 2005 (Design Automation Conference)會(huì)議期間進(jìn)行現(xiàn)場(chǎng)展示，歡迎參觀。