首頁 > 新聞中心 > EDA/PCB > 制程/工藝
IC器件的封裝不是一個在IC芯片和外部之間的透明連接，所有封裝都會影響IC的電性能。由于系統(tǒng)頻率和邊緣速率的增加，封裝影響變得更加重要。在兩種不同封裝中的同樣IC，具有兩種完全不同的性能特性。這些電性能以寄生器件的形式出......
無線手持設備、掌上電腦以及其他移動電子設備的增加導致了消費者對各種小外形、特征豐富產品的需要。為了滿足越來越小的器件同時具有更多功能的市場趨勢和移動設計要求，業(yè)界開發(fā)了芯片級封裝(CSP)形式的特定應用集成無源(ASIP......
使用多個復雜的總線已經成為系統(tǒng)級芯片(SoC)器件的標準，這種總線結構的使用使測試工程師面臨處理多個時鐘域問題的挑戰(zhàn)。早期器件的測試中，工程師可以依賴某些自動化測試設備(ATE)的雙時域能力測試相對簡單的總線結構。目前測......
當今的設計師面對無數的挑戰(zhàn)：一方面他們必須滿足高技術產品不斷擴展的特性需求，另一方面卻不得不受到無線和電池裝置的電源限制。沒有任何技術在這方面的要求比SoC的設計更為明顯，在這種設計中，高級工藝比從前復雜的多。然而，上述......
摘 要：本文介紹了一種SoC單片機控制的多功能數據采集卡，在輸入通道中增加程控濾波、程控增益放大器和多級陷波電路，采集卡的功能選擇和參數改變均由SoC單片機軟件控制。本文給出了關鍵部分......
摘 要：本文首先介紹了一個32位嵌入式稅控機專用系統(tǒng)芯片C3118的功能、結構和特點，然后分析了一個自動化程度很高的SoC設計平臺——C*SoC200，對該平臺的主要結構和功能進行了分......
功能驗證已經成為開發(fā)SoC的主要問題。隨著一些復雜SoC的規(guī)模超過兩千萬門，以及對開發(fā)和集成嵌入式軟件的需求持續(xù)增加，軟件模擬器已經力所不及。在設計過程需要幾百萬個時鐘周期來充分測試和驗證軟件功能的情況下，軟件仿真器的性......
找到價格、性能和功耗的最佳結合點實際上就確保贏得了SoC設計，但說起來容易做起來難。在實際可用的雙芯核架構、可編程加速器和數百萬門FPGA出現以前，一種80:20法則用起來很奏效：如果計算負荷的80%為數據處理，那么選擇......
利用嵌入式硅IP可以縮短SoC設計所需的開發(fā)時間，這已成為眾所公認的事實。但要從完工后的整個系統(tǒng)角度出發(fā)，整合及驗證來自多家廠商的元件，需要相當的時間和努力，然而它們卻常被忽略。這會對嵌入式軟件開發(fā)人員造成額外負擔，因為......
摘 要：AMBA總線是目前主流的片上總線。本文給出的雙層AMBA總線設計能極大地提高總線帶寬，并使系統(tǒng)架構更為靈活。文章詳細介紹了此設計的實現，并從兩個方面對兩種總線方式進行了比較。關......
43.2%在閱讀
23.2%在互動
