首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 2nm!

IBM 開始將 2 納米技術(shù)轉(zhuǎn)讓給日本的 Rapidus

  • IBM 認為日本半導體產(chǎn)業(yè)投資充足。
  • 關(guān)鍵字： IBM  2nm  

客戶對2nm期望更高！消息稱臺積電多家客戶修正制程計劃

  • 據(jù)媒體引述半導體設備業(yè)者表示，2023全年，臺積電3nm產(chǎn)能仍以N3（N3B）為主，整體良率接近75%。根據(jù)報道，由于臺積電3nm在PPA表現(xiàn)下與4nm差異不大，且3nm報價漲至2萬美元，只有蘋果有8折優(yōu)惠，目前有多家客戶已修正制程規(guī)劃，調(diào)整投片與訂單，包括拉長4/5nm世代周期，放緩N3E、N3P采用進度，等待2nmGAA制程世代再重押。報道稱，雖然臺積電產(chǎn)能布局可能被打亂，但客戶黏著度更高，對于2nm GAA世代相當有信心，已采用4/3nm的客戶，幾乎皆有2nm投片規(guī)劃。從3nm工藝上看，臺積電曾表示
  • 關(guān)鍵字： 2nm  臺積電  制程  

臺積電深度披露2nm、3nm技術(shù)演進

  • 關(guān)于臺積電 2nm 生產(chǎn)節(jié)點計劃的更多詳細信息。
  • 關(guān)鍵字： 臺積電  2nm  

2nm 工藝的計量策略

  • 晶圓制造工具正變得更加專用于 Si/SiGe 堆棧、3D NAND 和鍵合晶圓對。
  • 關(guān)鍵字： 2nm  EUV  

淘汰FinFET 升級革命性GAA晶體管：臺積電重申2025量產(chǎn)2nm

  • 在今天的說法會上，臺積電透露了新一代工藝的進展，3nm工藝已經(jīng)開始量產(chǎn)，2023年放量，有多家客戶下單，再下一代的是2nm工藝，臺積電CEO重申會在2025年量產(chǎn)。與3nm工藝相比，臺積電2nm工藝會有重大技術(shù)改進， 放棄FinFET晶體管，改用GAA晶體管， 后者是面向2nm甚至1nm節(jié)點的關(guān)鍵，可以進一步縮小尺寸。相比3nm工藝，在相同功耗下， 2nm速度快10~15%；相同速度下，功耗降低25~30%。不過2nm工藝的晶體管密度可能會擠牙膏了，相比3nm只提升了10%，
  • 關(guān)鍵字： 臺積電  工藝  2nm  

2nm？沒那么簡單！

  • 日本Rapidus和IBM于今年12月13日宣布稱，為量產(chǎn)2納米邏輯半導體，雙方建立了合作關(guān)系。IBM長年以來一直積極進行研發(fā)尖端半導體，且曾經(jīng)在美國紐約州擁有自己的300毫米晶圓工廠（于2014年轉(zhuǎn)給Global Foundries，后來，該工廠被安森美收購）。此外，IBM也在為自己品牌下的電腦生產(chǎn)所需半導體，同時也為客戶提供尖端工藝的技術(shù)研發(fā)服務和晶圓代工服務。IBM的尖端工藝技術(shù)研發(fā)服務作為一項Common Platform，通過創(chuàng)建通用型工藝技術(shù)和生產(chǎn)產(chǎn)線，有效降低了研發(fā)成本、并確保了第二供應商資
  • 關(guān)鍵字： 2nm  

臺積電正式量產(chǎn)3nm芯片，并宣布2nm廠落地新竹和臺中

  • 鈦媒體App 12月29日消息，晶圓代工龍頭臺積電（TPE:2330/NYSE:TSM）今天在臺南科學園區(qū)Fab 18廠新建工程基地舉行3納米（nm）量產(chǎn)暨擴廠典禮，正式宣布3nm芯片即日起開始量產(chǎn)。臺積電表示，這是該公司在先進制程締造的重要里程碑。臺積電董事長劉德音（Mark Liu）在演講中表示，今天3nm制程良率已經(jīng)和5nm量產(chǎn)同期良率相當，臺積電已經(jīng)與客戶開發(fā)新的產(chǎn)品，并開始量產(chǎn)，應用在超級電腦、云計算、數(shù)據(jù)中心、高速通訊網(wǎng)絡以及許多智能設備，包括未來的AR/VR等。而相較于5nm，3nm制程邏輯
  • 關(guān)鍵字： 臺積電  2nm  

聯(lián)盟IBM 日本找來2大高手攻關(guān)2nm工藝：最快2025年量產(chǎn)

  • 20世紀80年代，日本是全球的半導體霸主，一度嚴重威脅了美國公司地位，之后被打壓，現(xiàn)在只在個別領域還有優(yōu)勢，先進工藝上已經(jīng)落后當前水平10到20年，不過日本已經(jīng)制定復興計劃，聯(lián)手歐洲IMEC之后又確定聯(lián)手IBM。此前報道就指出，日本要想攻關(guān)2nm先進工藝，潛在的合作對象就是IBM公司，后者也在日前發(fā)布聲明，確認跟日本Rapidus公司達成合作，雙方將成立研發(fā)機構(gòu)，IBM會派遣員工參與合作。Rapidus公司是前不久日本至少八大電子巨頭聯(lián)合成立的半導體公司，吸引了日本豐田、索尼、鎧俠、NEC、軟銀、電裝等8
  • 關(guān)鍵字： IBM  日本  Rapidus  2nm  

2nm芯片到底有多燒錢你想象不到 光開發(fā)就要50億

  • 都說芯片燒錢，但芯片到底有多燒錢大家還沒有一個清晰的認知，尤其是芯片工藝越來越先進，其燒錢的規(guī)?？芍^呈幾何級增長。從研發(fā)成本端來看，其中28nm工藝只要4280萬美元，22nm工藝需要6300萬美元，16nm工藝需要8960萬美元。然而3nm則飆升到5.8億美元，而2nm工藝開發(fā)資金則要達7.2億美元，約合人民幣50億。當然，這還只是研發(fā)層面的費用，而3nm、2nm工藝工廠建設則需要200億美元以上的資金，而這還不包括生產(chǎn)費用，可見這簡直是十分燒錢的行為。顯然，照這樣發(fā)展下去，未來2nm的CPU及顯卡就算
  • 關(guān)鍵字： 2nm  

日本富士通擬自行設計 2nm 芯片，委托臺積電代工

  • IT之家 11 月 9 日消息，日本科技大廠富士通（Fujitsu）的高層表示，該公司計劃自行設計 2 納米制程的先進半導體，并打算委托臺積電代工生產(chǎn)。據(jù)《日本經(jīng)濟新聞》報道，富士通首席技術(shù)官 Vivek Mahajan 周二在一場記者會上表示，該公司計劃自行設計 2 納米制程的先進半導體，打算委托晶圓代工龍頭臺積電代為生產(chǎn)。報道指出，富士通目標最快在 2026 年完成搭載該芯片的節(jié)能中央處理器 (CPU)。IT之家了解到，臺積電目前計劃在 2025 年量產(chǎn) 2 納米的芯片，該公司的先進制程技術(shù)
  • 關(guān)鍵字： 富士通  2nm  臺積電  

消息稱AMD CEO蘇姿豐將親自造訪臺積電：商談2nm和3nm芯片產(chǎn)能

  • 據(jù)國外媒體報道，AMD首席執(zhí)行官（CEO）蘇姿豐和公司其他C級高管希望在9月底或11月初前往臺灣地區(qū)，探索與當?shù)睾献骰锇榈暮献鳌ＬK姿豐前往臺灣地區(qū)的主要原因似乎是與臺積電會面，與臺積電CEO魏哲家討論N3 Plus（N3P）和2nm級（N2）制造技術(shù)的使用以及未來的短期和長期訂單，使AMD獲得足夠的基于3nm和2nm級等未來節(jié)點的晶圓分配。AMD近年來取得的顯著成功很大程度上歸功于臺積電利用其極具競爭力的工藝技術(shù)大批量生產(chǎn)芯片的能力。AMD的CPU和GPU產(chǎn)品線才剛開始向5nm制程節(jié)點切換，并且臺積電的2
  • 關(guān)鍵字： AMD  蘇姿豐  臺積電  2nm  3nm  芯片  

臺積電2nm預計2025年量產(chǎn)

  • 據(jù)臺媒《經(jīng)濟日報》報道，晶圓代工廠臺積電2nm制程將于2025年量產(chǎn)，市場看好進度可望領先對手三星及英特爾。臺積電先進制程進展順利，搭配FINFLEX架構(gòu)的3nm將在今年下半年量產(chǎn)，升級版3nm（N3E）制程將于3nm量產(chǎn)一年后量產(chǎn)，即2023年量產(chǎn)。先進封裝部分，首座全自動化3DFabric晶圓廠預計于2022年下半年開始生產(chǎn)。雖然在3nm世代略有保守，但無論如何，F(xiàn)inFET寬度都已經(jīng)接近實際極限，再向下就會遇到瓶頸。所以外資法人預估臺積電2nm先進制程將采用環(huán)繞式閘極場效電晶體GAAFET高端架構(gòu)生
  • 關(guān)鍵字： 臺積電  2nm  

3nm彎道超車臺積電之后 三星2nm工藝蓄勢待發(fā)：3年后量產(chǎn)

  • 在6月最后一天，三星宣布3nm工藝正式量產(chǎn)，這一次三星終于領先臺積電率先量產(chǎn)新一代工藝，而且是彎道超車，后者的3nm今年下半年才會量產(chǎn)。根據(jù)三星官方介紹，在3nm芯片上，其放棄了之前的FinFET架構(gòu)，采用了新的GAA晶體管架構(gòu)，大幅改善了芯片的功耗表現(xiàn)。與5nm相比，新開發(fā)的3nm GAE工藝能夠降低45%的功耗，減少16%的面積，并同時提升23%的性能。第二代的3nm GAP工藝可以降低50%的功耗，提升30%的性能，同時面積減少35%，效果更好。再往后呢？三星也有了計劃，3nm GAP工藝之后就會迎
  • 關(guān)鍵字： 三星  2nm  GAP  

臺積電2nm工藝提升不大：密度僅提升10%

  • 日前，臺積電全面公開了旗下的3nm及2nm工藝技術(shù)指標，相比3nm工藝，在相同功耗下，2nm速度快10~15%；相同速度下，功耗降低25~30%。性能及功耗看著還不錯，但臺積電的2nm工藝在晶體管密度上擠牙膏，只提升了10%，按照摩爾定律來看的話，新一代工藝的密度提升是100%才行，實際中也能達到70-80%以上才能算新一代工藝。臺積電沒有解釋為何2nm的密度提升如此低，很有可能跟使用的納米片電晶體管（Nanosheet）技術(shù)有關(guān)，畢竟這是新一代晶體管結(jié)構(gòu)，考驗很多。     
  • 關(guān)鍵字： 臺積電  2nm  

臺積電2nm制程工藝取得新進展 2nm競爭賽道進入預熱模式

  • 據(jù)國外媒體報道，推進3nm制程工藝今年下半年量產(chǎn)的臺積電，在更先進的2nm制程工藝的研發(fā)方面已取得重大進展，預計在明年年中就將開始風險試產(chǎn) ——?也就意味著臺積電2nm制程工藝距量產(chǎn)又更近了一步。業(yè)界估計，臺積電2nm試產(chǎn)時間點最快在2024年，并于2025年量產(chǎn)，之后再進入1nm以及后續(xù)更新世代的“埃米”制程。臺積電去年底正式提出中科擴建廠計劃，設廠面積近95公頃，總投資金額達8000億至10000億元新臺幣，初期可創(chuàng)造4500個工作機會。以投資規(guī)模及近百公頃設廠土地面積研判，除了規(guī)劃2nm廠
  • 關(guān)鍵字： 臺積電  2nm  制程  工藝  
共74條 3/5 « 1 2 3 4 5 »

2nm!介紹

您好，目前還沒有人創(chuàng)建詞條2nm!!
歡迎您創(chuàng)建該詞條，闡述對2nm!的理解，并與今后在此搜索2nm!的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473