臺積電首次提及 1.4nm 工藝技術，2nm 工藝按計劃 2025 年量產

IT之家 12 月 14 日消息，臺積電在近日舉辦的 IEEE 國際電子器件會議（IEDM）的小組研討會上透露，其 1.4nm 級工藝制程研發(fā)已經全面展開。同時，臺積電重申，2nm 級制程將按計劃于 2025 年開始量產。

圖源 Pexels

根據 SemiAnalysis 的 Dylan Patel 給出的幻燈片，臺積電的 1.4nm 制程節(jié)點正式名稱為 A14。IT之家注意到，目前臺積電尚未透露 A14 的量產時間和具體參數，但考慮到 N2 節(jié)點計劃于 2025 年底量產，N2P 節(jié)點則定于 2026 年底量產，因此 A14 節(jié)點預計將在 2027-2028 年問世。

在技術方面，A14 節(jié)點不太可能采用垂直堆疊互補場效應晶體管（CFET）技術，不過臺積電仍在探索這項技術。因此，A14 可能將像 N2 節(jié)點一樣，依賴于臺積電第二代或第三代環(huán)繞柵極場效應晶體管（GAAFET）技術。

N2 和 A14 等節(jié)點將需要系統級協同優(yōu)化，才能真正發(fā)揮作用，并實現新的性能、功耗和功能水平。

尚不清楚臺積電是否計劃在 2027-2028 年時間段為 A14 制程采用 High-NA EUV 光刻技術，考慮到屆時英特爾（以及可能其他芯片制造商）將采用和完善下一代數值孔徑為 0.55 的 EUV 光刻機，臺積電使用這些機器應該相當容易。然而，由于高數值孔徑 EUV 光刻技術將掩膜尺寸減半，其使用將給芯片設計人員和制造商帶來一些額外的挑戰(zhàn)。

當然，從現在到 2027-2028 年，很多事情都可能會發(fā)生變化，因此不能做出太多的假設。但可以肯定的是，臺積電的科學家和開發(fā)人員正在致力于下一代生產節(jié)點的研發(fā)。